(19)日本国特符庁(JP)

# (12)特 許 公 報(B1)

(川)特許番号

特許第3201603号 (P3201603)

(45)発行日 平成13年8月27日(2001.8.27)				(24)登録日	平成13年6月22日(2001.6.22)
(51) Int.CL?		織別配号	ΡI		
G09G	3/28		G09G	3/20	611A
	3/20	611			621H
		621		3/28	н
					Ť

## 商求項の数24(全 82 頁)

(21)出顯番号	特欄2000-189663( P2000-189663)	(73)特許推者	000005223
			富土通株式会社
(22)出願日	平成12年6月23日(2000.6.23)		<b>特奈川県川崎市中原区上小田中4丁目1</b>
			番1号
<b> 全</b>	平成12年9月5日(2000.9.5)	(72)発明者	<b>岸 智勝</b>
(31)優先権主張吞导	特験平11-185715		<b>神奈川県川崎市高津区坂戸3丁目2番1</b>
(32) 優先日	平成11年6月30日(1999.6.30)		号 富士通日立プラズマディスプレイ株
(33)優先権主張国	日本 (JP)		式会社内
(31)優先權主張發号	特第2000-173056( P2000-173056)	(72)発明者	坂本 哲也
(32) 優先日	平成12年6月9日(2000, 6.9)	W-774777	神系川県川崎市高洙区坂戸3丁目2番1
(33)優先権主張国	日本 (JP)		号 宮士通日立プラズマディスプレイ株
(OU) DEJUMBEL DEM	BAP (31)		式会社内
早期審査対象出顧		(74)代理人	100090273
于别在这对外山县		(14/10里)(	
			<b>弁理士 國分 孝悦</b>
		n be-d	Automobile 187 state
		答查官	村田 尚英
			最終質に続く

#### (54) 【発明の名称】 駆動装置、駆動方法およびプラズマディスプレイパネルの駆動回路

### (57)【特許請求の範囲】

【請求項1】 表示手段となる容置性負荷に対して所定 電圧を印加するマトリクス型平面表示装置の駆動装置に おいて、

前記容置性負荷の一端に高レベルの第1の弯圧を供給す るための第1の信号ラインと、前記容量性負荷の前記一 場に前記第1の電圧に対して低レベルの第2の電圧を供 給するための第2の信号ラインと、前記容置性負荷の他 **端に高レベルの第3の弯圧を供給するための第3の信号** に対して低レベルの第4の電圧を供給するための第4の 信号ラインとを備え、

前記第2の信号ラインの電圧を、前記第1 および第2の 電圧の間であって、両電圧の基準レベルとなる第5の電 圧に設定し、且つ、前記第1の信号ラインの電圧を前記

高レベルの第1の電圧に設定して、前記第1の信号ライ ンを介して前記高レベルの第1の電圧を前記容量性負荷 の前記一端に対して供給するとともに 前記第3の信号 ラインの電圧を、前記第3 および第4の電圧の間であっ て、両電圧の基準レベルとなる第6の電圧に設定し、且 つ。前記第4の信号ラインの電圧を前記低レベルの第4 の電圧に設定して、前記第4の信号ラインを介して前記 低レベルの第4の弯圧を前記容置性負荷の前記他端に対 して供給することにより、前記容置性負荷に対して、前 ラインと、前記容置性負荷の前記他端に前記第3の電圧 10 記高レベルの第1の電圧と前記低レベルの第4の電圧と の差電圧を印加する第1の状態と、

前記第1の信号ラインの電圧を前記基準レベルとなる第 5の電圧に設定し、且つ、前記第2の信号ラインの電圧 を前記低レベルの第2の電圧に設定して、前記第2の信 号ラインを介して前記低レベルの第2の電圧を前記容置 性負荷の前記一端に対して供給するとともに、前記第4 の信号ラインの電圧を前記基準レベルとなる第6の電圧 に設定し、且つ、前記第3の信号ラインの電圧を前記高 レベルの第3の電圧に設定して、前記第3の信号ライン を介して前記高レベルの第3の電圧を前記容置性負荷の 前記他端に対して供給することにより、前記容量性負荷 に対して、前記低レベルの第2の電圧と前記高レベルの 第3の電圧との差電圧を印削する第2の状態と、

が交互に実施されるよう制御されることを特徴とする駆 動装置。

【請求項2】 前記第1. 第2の信号ラインの間に設 け、前記第1の信号ラインから与えられる前記高レベル の第1の電圧と、前記第2の信号ラインから与えられる 前記低レベルの第2の管圧とを選択的に前記容量性負荷 の一端に印加し、前記容量性負荷を駆動する第1の駆動 回路、および前記第3、第4の信号ラインの間に設け、 前記第3の信号ラインから与えられる前記高レベルの第 3の電圧と、前記第4の信号ラインから与えられる前記 低レベルの第4の電圧とを選択的に前記容置性負荷の他 端に印加し、前記容置性負荷を駆動する第2の駆動回路 20 の少なくとも一方を備えることを特徴とする請求項1に 記載の駆動装置。

【請求項3】 前記高レベルの第1の電圧または前記低 レベルの第2の電圧を供給するための第1の電源ライン と前記基準レベルとなる第5の電圧を供給するための第 1の基準ラインとの間に直列に接続された第1. 第2の スイッチと、

前記第1、第2のスイッチの中間に一方の蝎子が接続さ れたコンデンサと、

前記コンデンサの他方の端子と前記第1の基準ラインと 30 の間に接続された第3のスイッチと、

前記コンデンサの両端に接続された前記第1、第2の信 号ラインとを備え、

前記第1、第2の信号ラインから前記容置性負荷の一端 を接続したことを特徴とする請求項1に記載の駆動装

【請求項4】 前記コンデンサの両端に接続された前記 第1. 第2の信号ラインの間に直列に接続された第4、 第5のスイッチを備え、

前記第4、第5のスイッチの中間から前記容置性負荷の 一端を接続したことを特徴とする請求項3に記載の駆動 装置。

【請求項5】 前記高レベルの第3の電圧または前記低 レベルの第4の電圧を供給するための第2の電源ライン と前記基準レベルとなる第6の電圧を供給するための第 2の基準ラインとの間に直列に接続された第6、第7の スイッチと、

前記第6、第7のスイッチの中間に一方の幾子が接続さ れたコンデンサと、

の間に接続された第8のスイッチと.

前記コンデンサの両端に接続された前記第3、第4の信 号ラインとを備え、

前記第3、第4の信号ラインから前記容置性負荷の他端 を接続したことを特徴とする請求項3に記載の駆動装

【請求項6】 前記コンデンサの両端に接続された前記 第3. 第4の信号ラインの間に直列に接続された第9、 第10のスイッチを備え、

10 前記第9、第10のスイッチの中間から前記容量性負荷 の他端を接続したことを特徴とする請求項5 に記載の駆 動装置。

【請求項7】 前記高レベルの第1の電圧または前記低 レベルの第2の電圧を供給するための第1の電源ライン と前記基準レベルとなる第5の電圧を供給するための第 1の基準ラインとの間に直列に接続された第1.第4、 第2のスイッチと、

前記第4、第2のスイッチの中間に一方の蝎子が接続さ れたコンデンサと、

前記コンデンサの他方の端子と前記第1の基準ラインと の間に接続された第3のスイッチと、

前記第1、第4のスイッチの中間に接続された前記第1 の信号ラインと、前記コンデンサの他方の鑑子に接続さ れた前記第2の信号ラインとの間に接続された第5のス イッチとを備え、

前記第1の信号ラインと前記第5のスイッチとの中間に 前記容置性負荷の一端が接続されたことを特徴とする請 求項1に記載の駆動装置。<

【請求項8】 前記高レベルの第1の電圧または前記纸 レベルの第2の電圧を供給するための第1の電源ライン と前記基準レベルとなる第5の電圧を供給するための第 1の基準ラインとの間に直列に接続された第1. 第2の スイッチと、

前記第1、第2のスイッチの中間に一方の幾子が接続さ れたコンデンサと、

前記コンデンサの他方の端子と前記第1の基準ラインと の間に直列に接続された第5、第3のスイッチと、

前記コンデンサの一方の端子に接続された前記第1の信 号ラインと前記第5、第3のスイッチの中間に接続され た前記第2の信号ラインとの間に接続された第4のスイ ッチとを備え.

前記第4のスイッチと前記第2の信号ラインとの中間に 前記容置性負荷の一端が接続されたことを特徴とする請 **永項1に記載の駆動装置。** 

【請求項9】 前記容置性負荷は接順次定査型のディス プレイパネルであって、アドレス期間中に前記容量性負 荷に印加するバルスを発生するスキャンドライバ回路

を、前記第3、第4の信号ラインの間に設けたことを特 欲とする請求項5に記載の駆動装置。

前記コンデンサの他方の端子と前記第2の基準ラインと 50 【請求項10】 前記第1.第2の信号ラインの間に電

5 力回収回路を設けたことを特敵とする語求項3に記載の 駆動装置。

【請求項111】 前記第3. 第4の信号ラインの間に電力回収回路を設けたことを特徴とする請求項5に記載の駆動装置。

【請求項12】 前記容量性負荷はプラズマディスプレイパネルであって、前記第9のスイッチは、アドレス期間中に前記容量性負荷に印加するパルスを発生させるためのスイッチング素子であり、かつ、維持放電期間中に前記容置性負荷に印加するパルスを発生させるためのス 10イッチング素子であることを特徴とする請求項6に記載の駆動装置。

【請求項13】 前記容量性負荷はプラズマディスプレイパネルであって、前記第10のスイッチは、アドレス期間中に前記容量性負荷に印加するパルスを発生させるためのスイッチング素子であり、かつ、維持放電期間中に前記容置性負荷に印加するパルスを発生させるためのスイッチング素子であることを特徴とする請求項6に記載の駆動装置。

【請求項14】 前記容量性負荷は線順次走査型のディ 20 スプレイパネルであって、前記線順次走査型のディスプレイパネルの各表示ライン毎に設けた前記スキャンドライバ回路から成る集積回路を備えたことを特徴とする請求項9に記載の駆動装置。

【請求項15】 前記容量性負荷は線順次定査型および メモリ型のディスプレイバネルであって、複数の定査電 極と複数の共通電極とが交互に配設されてなり。

奇数番目の走査電極を駆動する奇数用走査電極ドライバ と、 偶数番目の走査電極を駆動する偶数用走査電極ドラ イバとを備え、

前記奇数用共通電極ドライバおよび前記偶数用共通電極ドライバはそれぞれ前記第1、第2の信号ラインを備え、前記奇数用走査電極ドライバおよび前記偶数用定査 電極ドライバはそれぞれ前記第3、第4の信号ラインを 備る

あるタイミングにおいては前記奇数用共通電極ドライバ と前記奇数用走査電極ドライバ、および前記偶数用共通 電極ドライバと前記偶数用走査電極ドライバとの組み合 わせで前記複数の走査電極および複数の共通電極を駆動 し、別のタイミングにおいては前記奇数用共通電極ドラ イバと前記偶数用走査電極ドライバ、および前記偶数用 共通電極ドライバと前記奇数用走査電極ドライバとの組 み合わせで前記複数の走査電極および複数の共通電極を 駆動することにより、

前記共通電極側のドライバと前記を査電極側のドライバ との組合せを交互に切り替えながら前記容置性負荷に電 圧を印加することを特徴とする請求項1に記載の駆動装 50

置.

【語求項16】 表示手段となる容量性負荷の一端に高レベルの第1の電圧を供給するための第1の信号ラインと、前記容置性負荷の前記一端に前記第1の電圧に対して低レベルの第2の電圧を供給するための第2の信号ラインと、前記容量性負荷の他端に高レベルの第3の電圧を供給するための第3の電圧に対して低レベルの第4の電圧を供給するための第4の信号ラインとを備え、前記容量性負荷に対して所定電圧を印加するマトリクス型平面表示装置の駆動方法において、

前記第2の信号ラインの電圧を、前記第1および第2の 電圧の間であって、両電圧の基準レベルとなる第5の電 圧とした状態で、前記第1の信号ラインから与えられる 前記高レベルの第1の電圧を前記容量性負荷の一端に対 して供給するとともに、前記第3の信号ラインの電圧 を、前記第3および第4の電圧の間であって、両電圧の 基準レベルとなる第6の電圧とした状態で、前記第4の 信号ラインから与えられる前記低レベルの第4の電圧を 前記容置性負荷の他端に対して供給することにより、前 記容量性負荷に対して、前記高レベルの第1の電圧と前 記修レベルの第4の電圧との差電圧を印加する第1の印 加工程と、

前記第1の信号ラインの電圧を前記基準レベルとなる第5の電圧とした状態で、前記第2の信号ラインから与えられる前記低レベルの第2の電圧を前記容置性負荷の前記一端に対して供給するとともに、前記第4の信号ラインの電圧を前記基準レベルとなる第6の電圧とした状態で、前記第3の信号ラインから与えられる前記高レベルの第3の電圧を前記容置性負荷の前記他壁に対して供給することにより、前記容量性負荷に対して、前記低レベルの第2の電圧と前記高レベルの第3の電圧との差電圧を印削する第2の印加工程と、

を交互に実施するようにしたことを特徴とする駆動方法。

【請求項17】 表示手段となる容量性負荷に対して所 定電圧を印加するマトリクス型平面表示装置の駆動装置 において

前記容置性負荷の一端に高レベルの第1の電圧を供給するための第1の信号ラインと、前記容置性負荷の前記一端に前記第1の電圧に対して低レベルの第2の電圧を供給するための第2の信号ラインと、前記容置性負荷の他端に高レベルの第3の電圧を供給するための第3の電圧に対して低レベルの第4の電圧を供給するための第4の信号ラインとを備え、

前記第2の信号ラインの電圧を、前記第1および第2の 電圧の間であって、両電圧の基準レベルとなる第5の電 圧に設定し、且つ、前記第1の信号ラインの電圧を前記 高レベルの第1の電圧に設定して、前記第1の信号ライ

(4)

ンを介して前記高レベルの第1の弯圧あるいは前記第2 の信号ラインを介して前記基準レベルとなる第5の弯圧 を前記容置性負荷の前記一端に対して供給するととも に、前記第3の信号ラインの弯圧を、前記第3および第 4の電圧の間であって、両電圧の基準レベルとなる第6 の電圧に設定し、且つ、前記第4の信号ラインの電圧を 前記低レベルの第4の弯圧に設定して、前記第4の信号 ラインを介して前記低レベルの第4の電圧あるいは前記 第3の信号ラインを介して前記基準レベルとなる第6の 電圧を前記容量性負荷の前記他繼に対して供給する第1 の鉄線と

7

前記第1の信号ラインの電圧を前記基準レベルとなる第 5の電圧に設定し、且つ。前記第2の信号ラインの電圧 を前記低レベルの第2の電圧に設定して、前記第2の信 号ラインを介して前記低レベルの第2の弯圧あるいは前 記第1の信号ラインを介して前記基準レベルとなる第5 の電圧を前記容量性負荷の前記一端に対して供給すると ともに、前記第4の信号ラインの電圧を前記基準レベル となる第6の韓圧に設定し、且つ、前記第3の信号ライ ンの電圧を前記高レベルの第3の電圧に設定して、前記 20 第3の信号ラインを介して前記高レベルの第3の電圧あ るいは前記第4の信号ラインを介して前記基準レベルと なる第6の弯圧を前記容量性負荷の前記他端に対して供 給する第2の状態と、

が交互に実施されるよう副御されることを特徴とする駆 動装置。

【請求項18】 前記第1の信号ラインと第2の信号ラ インとの間に、少なくとも2つのコンデンサをそれら相 互間に個別の第1のスイッチ手段を介して直列に接続す るとともに、前記第1のスイッチ手段の関放状態におい て前記各コンデンサを所定の電源ラインと基準ラインと の間に並列接続するための第2のスイッチ手段と、前記 第1 および第2の信号ラインを択一的に前記基準ライン に接続するための第3のスイッチ手段とを備え、

前記電源ラインから並列接続状態の前記各コンデンサに 充電電荷を供給した後、前記各コンデンサを前記第1の スイッチ手段を介して直列状態に接続するとともに、当 該直列状態のコンデンサの一端または他端を前記第3の スイッチ手段を介して択一的に前記墓準ラインに接続し た状態で、その対向する他端または一端から前記第1ま たは第2の信号ラインを介して前記高レベルの第1の電 圧または低レベルの第2の電圧を前記負荷の一端に交互 に供給することを特徴とする請求項1に記載の駆動装

【請求項19】 放電を実施するための少なくとも一対 の電極を備えたプラズマディスプレイバネルを有するブ ラズマディスプレイ装置の駆動方法において、

第1のレベルの電圧を前記一対の電極のうちの一方に供 給するとともに、該第1のレベルの電圧を第1のコンデ ンサの一方の端子に供給して該第1のレベルの電圧を該 50 4の電圧の間であって、両電圧の基準レベルとなる第6

第1のコンデンサに充電する第1の工程と、 該第1のコンデンサの他方の幾子から該第1のレベルの 電圧と反対の極性を有する第2のレベルの電圧を出力 し、該第2のレベルの管圧を該一対の電極のうちの一方 に供給する第2の工程と、

第3のレベルの電圧を前記一対の電極のうちの他方に供 給するとともに、該第3のレベルの電圧を第2のコンデ ンサの一方の端子に供給して該第3のレベルの電圧を該 第2のコンデンサに充電する第3の工程と、

該第2のコンデンサの他方の幾子から該第3のレベルの 電圧と反対の極性を有する第4のレベルの電圧を出力 し、該第4のレベルの弯圧を該一対の電極のうちの他方 に供給する第4の工程とを含み、

前記第1の工程および第4の工程を略同時に実施して、 該第1のレベルの電圧と該第4のレベルの電圧との電位 差にて得られる放電に必要な弯圧を前記一対の電極間に 印加し、次いで、前記第2の工程および第3の工程を略 同時に実施して、該第2のレベルの電圧と該第3のレベ ルの電圧との電位差にて得られる放電に必要な電圧を前 記一対の弯極間に印加することを特徴とするプラズマデ ィスプレイ装置の駆動方法。

【請求項20】 前記第1および第2の各工程におい

て、前記第1または第2のレベルの電圧を前記一対の電 極のうちの一方に供給した後に、基準電位である第5の レベルの電圧を該一対の電極のうちの一方に供給し、 前記第3および第4の各工程において、前記第3または 第4のレベルの電圧を前記一対の電極のうちの他方に供 給した後に、基準電位である第6のレベルの電圧を該一 対の電極のうちの他方に供給することを特徴とする請求 項19に記載のプラズマディスプレイ装置の駆動方法。 【請求項21】 表示手段となる容量性負荷の一端に高 レベルの第1の電圧を供給するための第1の信号ライン と、前記容置性負荷の前記一端に前記第1の弯圧に対し て低レベルの第2の電圧を供給するための第2の信号ラ インと、前記容量性負荷の他端に高レベルの第3の弯圧 を供給するための第3の信号ラインと、前記容量性負荷 の前記他端に前記第3の電圧に対して低レベルの第4の 電圧を供給するための第4の信号ラインとを備え、前記 容量性負荷に対して所定電圧を印加するマトリクス型平 面表示装置の駆動方法において、

前記第1の信号ラインの電圧を前記高レベルの第1の電 圧とし、前記第2の信号ラインの弯圧を前記第1 および 第2の弯圧の間であって、両弯圧の基準レベルとなる第 5の電圧とした状態で前記第1の信号ラインから与えら れる前記高レベルの第1の電圧あるいは前記第2の信号 ラインから与えられる前記基準レベルとなる第6の電圧 を前記容置性負荷の一端に対して供給するとともに、前 記第4の信号ラインの管圧を前記低レベルの第4の管圧 とし、前記第3の信号ラインの電圧を前記第3および第

http://www4.ipdl.ncipi.go.jp/tjcontentdben.ipdl?N0000=21&N0400=image/gif&N0401=/...

の電圧とした状態で前記第4の信号ラインから与えられる前記低レベルの第4の電圧あるいば前記第3の信号ラインから与えられる前記基準レベルとなる第6の電圧を前記容置性負荷の他端に対して供給する第1の印加工程と

前記第2の信号ラインの電圧を前記低レベルの第2の電圧とし、前記第1の信号ラインの電圧を前記基準レベルとなる第5の電圧とした状態で前記第2の信号ラインから与えられる前記低レベルの第2の電圧あるいは前記第1の信号ラインから与えられる前記基準レベルとなる第105の電圧を前記容置性負荷の前記一端に対して供給するとともに、前記第3の信号ラインの電圧を前記高レベルの第3の電圧とし、前記第4の信号ラインの電圧を前記基準レベルとなる第6の電圧とした状態で前記第3の信号ラインから与えられる前記高レベルの第3の電圧あるいは前記第4の信号ラインから与えられる前記基準レベルとなる第6の電圧を前記容置性負荷の前記他端に対して供給する第2の印加工程と、

を交互に実施するようにしたことを特徴とする駆動方 注.

【請求項22】 前記高レベルの第1の弯圧を供給するための電源に接続される一次側コイルと、両違にコンデンサが接続された二次側コイルとを備えたトランスと、前記基準レベルとなる第5の弯圧を供給する基準ラインと前記二次側コイルの一方の鑑子との間に接続された第1のスイッチと、

前記基準レベルとなる第5の電圧を供給する基準ライン と前記二次側コイルの他方の蝎子との間に接続された第 2のスイッチと。

前記コンデンサの両端に接続された前記第1、第2の信 30 号ラインの間に直列に接続された第3.第4のスイッチ とを確え

前記第3、第4のスイッチの中間から前記容置性負荷の一端を接続したことを特徴とする請求項1 に記載の駆動 装置。

【請求項23】 前記コンデンサの両端に接続された前記第3、第4の信号ラインの間に直列に接続された第9、第10のスイッチを備え、

前記スキャンドライバ回路を、前記第9、第10のスイッチを介して前記第3、第4の信号ラインの間に接続したととを特徴とする請求項9に記載の駆動装置。

【請求項24】 交流駆動型プラズマディスプレイパネルの放電セルを構成する一対の電極にそれぞれ接続されて、基準レベルの電圧から正および負方向に交互に極性反転するパルス電圧波形を互いに逆位相の関係で発生し、前記放電セルに両パルス電圧波形の差電圧として所定の維持パルス電圧を供給するようにした一対の駆動装置を含むプラズマディスプレイパネルの駆動回路において

前記それぞれの駆動装置は、接地産位を基準として前記 50 mはアドレス側回路4の出力線に接続されている。X側

所定の維持パルス電圧の略 1 / 2 の電圧を出力する単一の電源と、該電源から供給される電圧にてその一端から充電されるコンデンサと、該コンデンサの他繼および一端を交互に接地電位に接続するとともに、その一端および他端を交互に前記各電極に接続するスイッチ手段とを含んでなることを特徴とするプラズマディスプレイパネルの駆動同器。

10

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は駆動装置、駆動方法 およびプラズマディスプレイパネルの駆動回路に関し、 例えば、交流駆動型プラズマディスプレイに用いて好適 なものである。

[0002]

る場合とがある。

【従来の技術】近年、薄型の利点から、CRTに代わってプラズマディスプレイパネル(Plasma Display Pane 1: PDP)、液晶ディスプレイ(LiqunCrystal Display: LCD)、エレクトロルミネッセンスディスプレイ(ElectroLuminescence Display: ELD)等の平面マトリクス型の表示装置の要求が増大している。特に、交流駆動型PDPは、自己発光型の表示装置であるため視認性が良く、藻型で大画面表示が可能であることから、CRTを複ぐ高画質化が可能な次世代の表示装置として注目されている。

【0003】従来から良く知られている交流駆動型PD Pには、2本の電極で選択放電(アドレス放電)および 維持放電を行う2階極型と、第3の電極を利用してアド レス放電を行う3階極型とがある。さらに、この3階極 型においても、維持放電を行う第1の電極と第2の電極 とが配置されている基板に第3の電極を形成する場合 と、対向するもう1つの基板に当該第3の電極を形成す

【0004】上記した各タイプのPDP装置は、何れも原理は同一であるので、以下では、維持放電を行う第1 および第2の電極を第1の基板に設けるとともに、これ とは別に、当該第1の基板と対向する第2の基板に第3 の電極を設けたPDP装置についてその構成例を説明する。

【0005】図99は、交流駆動型PDP装置の全体構成を示す図である。図99において、交流駆動型PDP 1には、その一方の面に互いに平行な走査電極Y1~Y nおよび共通電極Xが設けられるとともに、対向面にこれらの電極Y1~Yn, Xと直交する方向にアドレス電 極A1~Amが設けられている。共通電極Xは、各定査 電極Y1~Ynに対応してこれに接近して設けられ、一 端が互いに共通に接続されている。

【① 0 0 6 】上記共通電極Xの共通端はX側回路2の出力端に接続され、各定査電極Y1~YnはY側回路3の出力端に接続されている。また、アドレス電極A1~Amitaでは254の出力線に接続されている。V側

回路2は放電を繰り返す回路から成り、丫側回路3は線 順久走査する回路と放電を繰り返す回路とから成る。ま た。アドレス側回路4は、表示すべき列を選択する回路 から成る。これらのX側回路2、Y側回路3およびアド レス側回路4は、制御回路5からの副御信号により制御 される。すなわち、アドレス側回路4とY側回路3内の 線順次走査する回路によりどこのセルを点灯させるかを 決め、X側回路2およびY側回路3の放電を繰り返すこ とによって、PDPの表示動作を行う。

11

【0007】副御回路5は、外部からの表示データD、 表示データDの読み込みタイミングを示すクロックCL K. 水平同期信号HSねよび垂直同期信号VSに基づい て上記制御信号を生成し、X側回路2、Y側回路3およ びアドレス側回路4に供給する。

【0008】図100(a)は、1画素である第i行第 j列のセルCijの断面構成を示す図である。図100 (a)において、共通電極Xおよび走査電極Yiは、前 面ガラス基板11上に形成されている。その上には、放 電空間17に対し絶縁するための誘電体層12が被着さ れるとともに、更にその上にMRO(酸化マグネシウ ム)保護膜13が被着されている。

【0009】一方、アドレス電極A」は、前面ガラス基 板11と対向して配置された背面ガラス基板14上に形 成され、その上には誘弯体層15が被着され、更にその 上に蛍光体が接着されている。Mg〇保護膜13と誘電 体層15との間の放電空間17には、Ne+Xeペニン グガス等が封入されている。

【0010】図100(b)は、交流駆動型PDPの容 置じゅについて説明するための図である。図100

(b)に示すように、交流駆動型PDPには、放電空間 30 17. 共通電極Xと定査電極Yとの間、および前面ガラ ス基板11にそれぞれ容量成分Ca、Cb、Ccが存在 し、とれらの合計によってセル 1 つ当りの容置C p cell が挟まる(Cpcell=Ca+Cb+Cc)。全てのセル の容量Cpcellの合計がパネル容置Cpである。

【0011】また、図100(c)は、交流駆動型PD Pの発光について説明するための図である。図100 (c)に示すように、リブ16の内面には、赤、青、黄 色の蛍光体18がストライプ状に各色毎に配列。塗付さ れており、共通電極Xおよび走査電極Yの間の放電によ って蛍光体18を励起して発光するようになっている。 【0012】図101は、交流駆動型PDPの駆動方法 の一例を示す電圧波形図であり、1フレームを構成する 複数のサブフィールドのうちの1サブフィールド分を示 している。1つのサブフィールドは、全面書き込み期間 および全面消去期間から成るリセット期間と、アドレス 期間と、維持放電期間とに区分される。

【0013】リセット期間においては、まず全ての走査 電極Y1~Ynがグランドレベル(0V)にされ、これ ち成る全面書き込みパルスがED加される。このときのア ドレス電極A 1 ~A mの電位は、全てVaw(約 1 0 0 V) である。この結果、以前の表示状態に関わらず、全 表示ラインの全セルで放電が行われ、壁電筒が形成され る。

【10014】次に、共通電極Xとアドレス電極A1~A mの電位がOVとなることにより、全セルにおいて壁電 前自身の電圧が放電開始電圧を越えて放電が開始され る。この放電では、電極間の電位差がないため、壁電荷 10 が形成されることはなく、空間電荷は自己中和して放電 が終息する。いわゆる自己消去放電である。この自己消 去放電によって、パネル内の全セルの状態が壁電荷のな い均一な状態となる。このリセット期間は、前のサブフ ィールドにおける各セルの点灯状態に関わらず全てのセ ルを同じ状態にする作用があり、これによって次のアド レス (書き込み) 放電を安定して行うことができるよう になる。

【0015】次に、アドレス期間において、表示データ に応じて各セルのON/OFFを行うために、線順次で 20 アドレス放電が行われる。すなわち、まず第1表示ライ ンに相当する走査電極Y1に-ソッレベル(約-150 V) 他の表示ラインに相当する走査電極Y2~Ynに - Vscレベル(約-50V)の電圧が印加されるととも に、各アドレス電極Al~Am中の維持放電を超とすセ ル、すなわち点灯させるセルに対応するアドレス電極A jに、電圧Va(約50V)のアドレスパルスが選択的 に印削される。

【①①16】との結果、点灯させるセルのアドレス電極 A」と定査電極Y1との間で放電が起こり、これをプラ イミング(種火)として、電圧Vx(約50V)の共通 電極Xと走査電極Y 1 との放電に即移行する。これによ り、選択セルの共通電極Xおよび定査電極YIの上のM g○保護膜13面に、次の維持放電が可能な置の壁電荷 が蓄積される。以下、他の表示ラインに相当する走査電 極Y2~Ynについても同様に、選択セルの走査電極に は- V y レベルの弯圧が順次印加され、非選択をルの残 りの走査電極には-Vscレベルの電圧が印加されるこ とにより、全表示ラインにおいて新たな表示データの書 き込みが行われる。

【①①17】その後、維持放電期間になると、走査電極 Y1~Ynと共通電極Xとに電圧Vs(約200V)か ら成る維持バルスが交互に印加されて維持放電が行わ れ、1サブフィールドの映像表示が行われる。なお、こ の維持放電期間の長短、つまり維持バルスの回数あるい は周波数によって、映像の輝度が決定される。

【0018】なお、交流駆動型PDPにおいて、共通電 極义、定査電極Y間の面にてガス放電を開始する電圧V ずは、一般的に220V~260Vである。アドレス期 間に、例えば表示させたいセルにおいてアドレス電極A と同時に共通電極Xに電圧Vs+Vw(約400V)か、50~と走査電極Yとの間に電圧を印加してガス放電させ、こ

れをトリガとして共通電極Xと走査電極Yの間で放電さ せ、そのセル内の共通電極Xと定査電極Y上に壁電荷を 残す。

13

【10019】次に、維持放電期間において、アドレス期 間にて生成された壁電筒Vwallと共通電極Xおよび走査 電極Y間に印刷する維持バルス電圧Vsにより、IVs +Vwall | をVf以上にすることにより、ガス放電を行 うことができる。電圧Vsの値は放電開始電圧Vfを超 えないものとし、 | V.s. | < | V.f. | < | V.s. + Vwall I となる電圧値をV s とする。

【りり20】なお、共通電極Xと走査電極Yとの間でガ ス放電が行われると、そのセル内の共通電極Xと走査電 極丫上の壁電荷は、それまでとは逆の極性の壁電荷とな り、ガス放電を収束させる。次に、共通電極Xと走査電 極丫との間にそれまでとは道極性の維持パルス電圧Vs を印加することにより、共通電極又と走査電極了上に形 成された壁電荷を利用して、再びガス放電が行われる。 以上の動作を繰り返し行うことにより、ガス放電を繰り 返し行うことができる。

【0021】交流駆動型PDPの駆動方法の例として は、以上のようにリセット期間においてパネル内の全セ ルの壁電荷を消去し、次のアドレス期間において表示セ ルを選択的に放電させて壁電荷を蓄積させる「書き込み アドレス方式」の他に、これとは逆に、リセット期間に おいてパネル内の全セルに壁電荷を蓄積し、次のアドレ ス期間において非表示セルを選択的に放電させて壁電荷 を消去することによって表示セルの壁電筒のみを残す 「消去アドレス方式」がある。

【0022】図102は、従来のPDP装置における駆 動装置の一部構成例を示す図である。図102におい て、負荷20は、1つの共通電極Xと1つの定査電極Y との間に形成されているセルの合計の容置である。負荷 20には、共通電極Xおよび走査電極Yが形成されてお り、X側回路2およびY側回路3により図101で説明 したような各バルス電圧が印加される。

【0023】X側回路2は、電源回路21と、電方回収 回路22と、サステナ回路23とを備える。上記電源回 路21は、維持バルス電圧Vsの電源ラインに接続され たダイオードD1と、書き込み電圧Vwの電源ラインと グランド(GND)との間に直列に接続されたトランジ スタTrl, Tr2と、上記2つのトランジスタTr T : 2の共通ドレインと上記ダイオードD 1 の出力 との間に接続されたコンデンサClとを備えて構成され る。

【0024】リセット期間において全面書き込みバルス を共通電極Xに印加するときは、トランジスタTェ!が ON、トランジスタTr2がOFFとなることにより、 ダイオードD1を通過した維持パルス電圧Vsと書き込 み電圧Vwとが加算されてサステナ回路23に供給され る。また、維持放電期間において維持パルスを共通電極 50 れたリーク制御用のトランジスタTェ13と、上記スキ

Xに印加するときは、トランジスタTrlがOFF、ト ランジスタTr2がONとなることにより、ダイオード D 1 を通過した維持パルス電圧Vsがそのままサステナ 回路23に供給される。

【0025】サステナ回路23は、トランジスタTF5 およびダイオードD5が並列接続されたスイッチ回路 と、これに直列に接続される2つのダイオードD?, D 8と、 更にこれに直列に接続される。 トランジスタ丁 : 6およびダイオードD6が並列接続されたスイッチ回路 19 とを備える。そして、上記2つのダイオードD7、D8 の間から負荷20の共通電極Xへの接続がなされてい る。

【0026】上記トランジスタTr5がON、トランジ スタTェ6がOFFの状態では、上記電源回路21より 供給された維持バルス管圧Vsもしくは全面書き込みパ ルス電圧Vs+Vwが共通電極Xに印加される。逆に、 上記トランジスタTr5がOFF、トランジスタTr6 がONの状態では、共通電極XのED創電圧はグランドレ ベル (0 V) となる。

20 【0027】また、電力回収回路22は、PDPの容置 負荷20から上記2つのダイオードD7, D8を介して 接続される2つのコイルし1、L2と、一方のコイルし 1に直列に接続されるダイオードD3およびトランジス タTェ3と、もう一方のコイルL2に直列に接続される ダイオードD4およびトランジスタTr4と、上記2つ のトランジスタTr3、Tr4の共通端子とグランドと の間に接続されるコンデンサC2とを備える。

【0028】上記容置負荷20と、2つのダイオードD 7、 D8を介して接続される2つのコイルL1、 L2 と 30 により、2系統の直列共振回路が構成される。すなわ ち、この電力回収回路22は、2系統のL-C共振回路 を持つものであり、コイルし!と容量負荷20との共振 によってパネルに供給した電荷を、コイルし2と容置負 前20との共振によって回収するものである。

【0029】一方、Y側回路3は、スキャンドライバ3 1と、サステナ回路及び電源回路32と、電力回収回路 33とを備える。スキャンドライバ31は、直列接続さ れた2つのトランジスタTェ7、Tェ8を備える。これ ち2つのトランジスタTr?, Tr8の間から負荷20 の走査管極Yへの接続がなされ、後述する管源回路32 より供給されるスキャンパルス電圧-Vy、非選択パル ス電圧-Vscもしくは維持バルス電圧Vsが走査電極Y に印加される。

【0030】上記サステナ回路及び電源回路32は、ス キャンパルス電圧・Vyの電源ラインに接続されたトラ ンジスタTr9、Trl0と、非選択パルス電圧・Vsc の電源ラインに接続されたトランジスタ丁・11および ダイオードD9と、維持パルス電圧Vsの電源ラインに 接続されたトランジスタTr12と、グランドに接続さ

ャンパルス湾圧 − V y および非選択パルス湾圧 − V scの 電源ラインとGNDラインを切り離すためのトランジス タTr14およびダイオードD14とを備えて構成される。

【0031】とのサステナ回路及び電源回路32およびスキャンドライバ31が備えるそれぞれのトランジスタTr?~Tr14のON/OFFを適当に制御することにより、図101に示したようにスキャンパルス電圧-Vy. 非選択パルス電圧-Vscもしくは維持パルス電圧Vsが走査電極Yに自加される。

【0032】また、電力回収回路33は、容置負荷20から上記2つのトランジスタTr7、Tr8等を介して接続される2つのコイルし3、L4と、一方のコイルし3に直列に接続されるダイオードD12およびトランジスタTr15と、もう一方のコイルし4に直列に接続されるダイオードD13およびトランジスタTr16と、上記2つのトランジスタTr15、Tr16の共通場子とグランドとの間に接続されるコンデンサC3とを備える。

【0033】この電力回収回路333、2系統のL-C 20 共振回路を持ち、コイルし4と容置負荷20との共振に よって容置負荷20に供給した電荷を、コイルし3と容 置負荷20との共振によって回収するものである。

【0034】図103は、従来のY側回路3内の領順次 定査回路およびX側回路2およびY側回路3内の放電の 繰り返し用回路の構成例を示す図である。図103に示すように、共通電極X側のスイッチSW1、SW2は、並列に複数のFETが接続されて構成されている。スイッチSW1は電源Vsに接続されている。また、共通電極X側には、コイルL1、L2、スイッチSW3、SW5、SW6およびコンデンサC1を含む電力回収回路を 備えている。さらに、電源Vaxと共通電極Xとの間に スイッチSW7が接続されている。

【0035】一方、走査電極Y側では、スイッチSW2 0、SW21を含むスキャンドライバが走査電極Yに接続され、当該スキャンドライバのスイッチSW20側 に、スイッチSW18を介して電源Vscが接続される とともに、スイッチSW11が接続されている。また、 スキャンドライバのスイッチSW21側には、スイッチ SW16, SW17を介して電源(-Vy)が接続され るとともに、スイッチSW19を介してグランドに接続 されている。さらに、スイッチSW21側には、電源V sとの間にダイオードD1およびスイッチSW10, S W15が図に示すように接続されている。

【0036】また、当該スキャンドライバのスイッチS W20側に設けられたダイオードD2と、スキャンドライバのスイッチSW21側に設けられたスイッチSW15によって、線順次定査用(アドレス用)の回路と、放電の繰り返し用(サステナ用)の回路とを分離するためのA/S分離回路が構成されている。また、全空電板Y

側にも、コイルし3, L4. スイッチSW12. SW13. SW14およびコンデンサC2から成る電方回収回 路が備えられている。

16

【0037】図104は、上記図103に示す回路で必要な高電圧の電源の構成例を示す図である。図104に示すように、電圧Vs、Vax、Vy、Vscの値として、それぞれ180V、50V、-180V、-80Vの高電圧が用いられる。

【0038】図105は、上記図103に示す回路の動作を示すタイミングチャートである。走査期間において、走査電極Y側のスイッチSW16、SW17、SW18をONとすることにより、スキャンドライバの両端に電圧Vsc(=100V)を印加する。また、スイッチSW21をONとすることにより、走査対象の1本の走査電極Yに電圧(-Vy=-180V)を印加し、その他の走査電極YにはスイッチSW20をONとすることにより、電圧(Vsc-Vy=-80V)を印加する。

【0039】走査対象の1本の走査電極Yに対する-180 Vのスキャンパルスと、複数のアドレス電極Aとの交点において、例えば表示する場合、アドレス電極Aに印加された電圧 Va(=60 V)によってガス放電を行う。とのアドレス電極Aおよび走査電極Yとの間のガス放電をトリガにして、共通電極X(スイッチSW7をONにして電圧 Vaxを印加)と、走査電極Y(電圧-180 Vを印加)との間で更に放電を起こし、図100に示した共通電極Xおよび走査電極Y上の講電体層12(MgO保護面13を含む)上に、印加電圧と極性の異なる警電筒を形成する。との動作を全ての走査電極Yに対して行う。

【0040】A/S分離回路は、電圧(-Vy)がグランドレベルよりも低いので、ダイオードD1とスイッチSW16がONによる短絡を防ぐため、および電圧Vscがグランドレベルより低いので、スイッチSW18とスイッチSW11に寄生するダイオードとの短絡を防ぐために設けている。上記動作中はスイッチSW15をOFFにしている。スイッチSW15の両端には180Vの電圧が印加される。

【①①41】維持放電期間において、走査電極Y側のスイッチSW12、SW15をONにし、共通電極X側のスイッチSW2をONにする。これにより、片側が宮にグランドに接地されたコンデンサC2を電源として、コイルし3とPDPパネルの容置CpとのL-C共振が行われ、走査電極Y側の電圧がVs付近まで待ち上げられる。次に、電圧をVsまで持ち上げるためにスイッチSW10をONにし、走査電極Yの印加電圧をVsとする。この際、OFFとなっているスイッチSW11の両端には電圧Vs(=180V)が印加される。

電の繰り返し用(サステナ用)の回路とを分離するため 【0042】これにより、共通電極Xおよび走査電極YのA/S分離回路が模成されている。また、走査電極Y 50 の間に印加された電圧Vsと、上述の走査期間によって

生成された壁電荷による電圧とがブラスされ、ガス放電を開始する。そのときの電流は、スイッチSW10, SW15, SW2に流れる。このとき、上述のごとく壁電荷が再度形成される。

17

【0043】次に、走査電極Y側のスイッチSW10、SW12をOFF、スイッチSW13をONにすることにより、片側が常にグランドに接地されたコンデンサC2を電源として、コイルし4とPDPバネルの容量CpとのしーC共振を行い、走査電極Y側の弯圧をグランドレベル付近まで立ち下げる。次に、電圧をグランドレベルは近まで立ち下げるためにスイッチSW11をONにし、走査電極Yの印制弯圧をグランドレベルとする。この際、OFFとなっているスイッチSW10の両端には電圧Vs(=180V)が印制される。

【①044】次に、共通電極XのスイッチSW3をONにすることにより、片側が常にグランドに接地されたコンデンサC1を電源として、コイルし1とPDPバネルの容量CpとのしーC共振を行い、共通電極X側の電圧をVs付近まで持ち上げる。次に、電圧をVsまで待ち上げるためにスイッチSW1をONにし、共通電極Xの 20印加電圧をVsとする。この際、OFFとなっているスイッチSW2の両端には電圧Vs(=180V)が印加される。

【0.045】とれにより、共通電極Xおよび走査電極Yの間に印加された電圧 $V_S$ と、先ほど生成された壁電筒による電圧とがプラスされ、ガス放電を開始する。そのときの電流は、スイッチSW1, SW11に流れる。このとき、上述のごとく壁電荷が再度形成される。

【0046】次に、共通電極X側のスイッチSW1,SW3をOFF、スイッチSW6をONにすることにより、片側が常にグランドに接地されたコンデンサC1を電源として、コイルL2とPDPパネルの容置CpとのL-C共振を行い、共通電極X側の電圧をグランドレベル付近まで立ち下げる。次に、電圧をグランドレベルまで立ち下げるためにスイッチSW2をONにし、共通電極Xの印加電圧をグランドレベルとする。この際、OFFとなっている共通電極X側のスイッチSW1および走査電極Y側のスイッチSW1のの両端には、電圧Vs(=180V)が印加される。

#### [0047]

【0048】特に、図102に示した構成の場合。X側 50 前記容置性負荷の前記一端に対して供給するとともに、

回路2内のサステナ回路23を構成する各案子は、全面 書き込みパルス電圧Vs+Vw(約400V)分もの非 常に大きな耐圧が必要となる。そのため、十分な耐圧を 確保するために高価で大きいFET等のスイッチ素子を 使用する必要があり、回路構成が複雑になるとともに、

製造コストが非常に高くなるという問題があった。

18

【0049】また、図103に示した構成の場合。スイ ッチSW1, SW2, SW10, SW11, SW15を 模成するFETの耐圧は、VS以上の大きな電圧が必要 になる。また、これらのスイッチのFETは、ガス放電 電流を扱うスイッチであり、ガス放電を安定的に行うた めに、低いON電圧が要求される。ところが、一般的に FETは、耐圧が高いとON電圧が大きくなってしまう (例えば耐圧2倍の場合、2の3乗~4乗に比例)。そ のため、PDPを安定的に駆動するためには、ガス放電 電流を扱うスイッチSW1、SW2、SW10、SW1 1、SW15では、FETをそれぞれ並列に設置し、O N電圧を小さくする必要がある。したがって、耐圧が高 いと、FETのコストが高くなるとともに、それを更に 複数設けることにより、更にコストが高くなってしまう という問題が生じる。また、図103の回路にて図10 5のような駆動波形を実現するためには、4種類の高圧 電源が必要となり、コストが高くなるという問題があっ tc.

【0050】また、負荷に対して印加される固定電圧は 非常に大きなものであり、そのため、負荷の容量に充放 電を行う際に非常に大きな電力ロスを生じてしまうとい う問題もあった。

【① 0 5 1】本発明は、このような問題を解決するため 30 に成されたものであり、駆動装置が構える各素子の耐圧 を低く抑えることができるようにし、それによって回路 構成の簡素化および製造コストの低減化を実現できるようにすることを目的とする。また、本発明は、負荷の容 置に充放電を行う際の消費電力を小さくすることができ るようにすることをも目的としている。

#### [0052]

 前記第3の信号ラインの電圧を、前記第3および第4の 管圧の間であって、両管圧の基準レベルとなる第6の管 圧に設定し、且つ、前記第4の信号ラインの弯圧を前記 低レベルの第4の弯圧に設定して、前記第4の信号ライ ンを介して前記低レベルの第4の弯圧を前記容量性負荷 の前記他雄に対して供給することにより、前記容量性負 前に対して、前記高レベルの第1の電圧と前記低レベル の第4の管圧との差管圧を印加する第1の状態と、前記 第1の信号ラインの電圧を前記基準レベルとなる第5の 電圧に設定し、且つ、前記第2の信号ラインの電圧を前 10 記低レベルの第2の弯圧に設定して、前記第2の信号ラ インを介して前記低レベルの第2の電圧を前記容量性負 荷の前記一端に対して供給するとともに、前記第4の信 号ラインの電圧を前記基準レベルとなる第6の電圧に設 定し、且つ、前記第3の信号ラインの電圧を前記高レベ ルの第3の管圧に設定して、前記第3の信号ラインを介 して前記高レベルの第3の電圧を前記容置性負荷の前記 他端に対して供給することにより、前記容置性負荷に対 して、前記低レベルの第2の弯圧と前記高レベルの第3 の電圧との差電圧を印加する第2の状態と、が交互に実 26 43 との両方に供給するようにしている。すなわち、 施されるよう制御されることを特徴とする。

19

【0053】本発明は上記技術手段より成るので、駆動 装置内の各素子にかかる電圧は、最大でも、第1又は第 2の電圧と、臺導レベルである第5の電圧との電位差、 或いは、第3又は第4の電圧と、基準レベルである第6 の電圧との電位差、の何れかとなり、各案子の耐圧を従 来に比べて低く抑えることが可能となる。

【()()54】また、容置性負荷に印加すべき電圧は、容 置性負荷の両端から選択的にFD加される第1~第4の電 圧により形成される差電圧にて供給されるため、容置性 30 負荷の一端のみから大電圧を印加していた従来に比べ て、消費電力を小さくすることが可能となる。 [0055]

【発明の実施の形態】以下、本発明の一実施形態を図面 に基づいて説明する。図1は、本実施形態による駆動装 置の構成例を示す図であり、ここでは本発明の要素的特 徴のみを示している。この図1に示す本実施形態の駆動 装置は、例えば交流駆動型PDP装置等の平面表示装置 に適用することが可能であり、その場合の全体構成およ び1つのセルの断面構成は、図99および図100に示 46 したようになっている。

【0056】図1において、42はA/D変換器であ り、AC電源41から供給される交流の電源電圧をA/ D変換して直流の電源電圧を発生する。このとき、A/ D変換器42は、例えば、維持パルス電圧Vsの半分の 電圧 (Vs/2)を発生する。

【0057】43は電源回路であり、上記A/D変換器 42から供給される電圧(Vs/2)を用いて、正負の 電圧(+Vs/2,-Vs/2)を切り替えて出力す

3から供給される電源電圧(±Vs/2)を負荷20に

【① 0.5.8 】上記電源回路4.3 およびドライバ回路4.4 との間は、第1の信号ラインOUTAと第2の信号ライ ンOUTBとにより接続されている。上記電源回路43 およびドライバ回路44は、PDPのパネルに組当する 負荷20の共通電極X側に接続されるものであり、図9 9のX側回路2を模成するものである。

【0059】また、43°は電源回路、44°はドライ バ回路であり、上記電源回路43およびドライバ回路4 4と同様の構成を含む。これらの電源回路43 および ドライバ回路44 との間は、第3の信号ライン〇UT A' と第4の信号ラインOUTB' とにより接続されて いる。これらの電源回路43 およびドライバ回路4 4 は、負荷20の走査電極Y側に接続されるものであ り、図99のY側回路3を構成するものである。 【0060】本実施形態では、上記A/D変換器42よ り出力される電源電圧(Vs/2)および接地電圧を、 共通電極X用の電源回路43と走査電極Y用の電源回路 2つの電源回路43,43°で1つのA/D変換器42 を共有している。

【0061】上記のように構成した駆動装置の動作は、 以下の通りである。例えば、維持放電期間において、共 通電極X用の電源回路43は、第1の信号ライン〇UT Aに対して弯圧(+Vs/2,0)を 第2の信号ライ ンOUTBに対して電圧(f)、-Vs/2)をそれぞれ 交互に出力する。このとき走査電極Y用の電源回路4 3 は、第3の信号ラインOUTA、に対して電圧 (i)、+Vs/2)を、第4の信号ラインOUTB に

対して電圧(-Vs/2、0)を共通電極X用の電源回 路43とは逆相で、それぞれ交互に出力する。 【0062】そして、共通電極X用のドライバ回路4.4 は、第1の信号ラインOUTA、第2の信号ラインOU

TBに出力された上記弯圧を出力ラインOUTCに出力 し、負荷20に印加する。また、走査電極Y用のドライ バ回路4.4 は、第3の信号ラインOUTA . 第4の 信号ラインOUTB、に出力された上記弯圧を、出力ラ インOUTC を介して負荷20に印加する。

【0063】とれにより、負荷20の共通電極Xに第1 の信号ライン〇UTAの電圧 (+ Vs/2) が出力ライ ンOUTCを介して印加されるときには、定査電極Yに は、第4の信号ラインOUTB の電圧 (-Vs/2) が出方ライン〇UTC」を介して印刷される。逆に、負 荷20の共通電極Xに第2の信号ラインOUTBの電圧 (-∨s/2)が出力ラインQUTCを介して印削され るときには、走査管極Yには、第3の信号ラインOUT A' の電圧 (+ V s / 2) が出力ラインOUTC' を介 して印加される.

る。また、44はドライバ回路であり、上記電源回路4~50~【0064】つまり、本実施形態では、共通電極Xおよ

(11)

び走査電極Yのそれぞれに印加する電圧(± V s / 2) は、互いに位組が反転するように印加する。このように することにより、共通電極Xと走査電極Y間の電位差 を、維持パルスと同じ弯圧Vsとすることができ、図1 ()1の維持放電期間に示した状態(共通電極Xと走査電 極Yに維持バルス電圧Vsを交互に印加する状態)と同 様の状態を作りだすことができる。

21

【0065】との場合、電源回路43、43 およびド ライバ回路4.4、4.4 に印加されている電圧の絶対値 は、最大でもVs/2である。したがって、これらの回 10 踏内に備えられる各素子の耐圧はVs/2とすれば良 く、耐圧を従来の半分に抑えることができる。これによ り、構成が小さく安価な素子を用いることができ、回路 模成の簡素化と製造コストの低減を実現することができ

【①066】また、本実施形態の駆動装置によれば、負 前に印加すべき電圧は最大でもVs/2であり、Vsの 半分の電圧で良いため、負荷に電圧を印加する周期が従 来の2倍となることによる消費電力の増加分を考慮して も、Vsそのものを負荷20に印加していた従来に比べ 20 て全体として電力のロスを小さくすることができる。 【りり67】また、本真経形態の駆動装置によれば、1 つのA/D電源からの出力電圧に基づいて正負の電源電 圧(±Vs/2)を発生させることができる。単純に正 負の電源電圧を発生させようとすると、正電圧用の電源 および負電圧用の電源をそれぞれ用意する必要がある が、本実施形態では1つのA/D電源を設けるだけで済 む。さらに、本実施形態では、共通電極X側と走査管極 Y側とで1つのA/D電源を共有しているので、回路規

【0068】なお、この図1の例では、共通電極Xに印 加する電圧の絶対値と走査電極Yに印刷する電圧の絶対 値とが同じ(共にVs/2)である場合について説明し たが、負荷20の両端に電圧Vsを印加するのであれ は、共通電極Xに印加する電圧の絶対値と走査電極Yに 印刷する弯圧の絶対値とは必ずしも同じでなくても良 い。また、A/D変換器42から電源回路43、43° に供給する電源電圧は、必ずしも正の電圧である必要も

模を更に小さくすることができる。

【0069】以下に、上記図1に示した電源回路43, 4.3 およびドライバ回路4.4 , 4.4 の具体的な構成 例について説明する。

【0070】 (第1の実施形態) 図2は、第1の実施形 艦による駆動装置の機成倒を示す図であり、図1と同じ 機能ブロックには同じ符号を付している。なお、上述し たように、共通電極X用の電源回路43と走査電極Y用 の電源回路43°、および共通電極X用のドライバ回路 4.4 と定査電極 Y 用のドライバ回路 4.4 はそれぞれ同 機の構成を含むので、ことでは共通電極X側の構成のみ を代表として示している。

【0071】図2に示すように、電源回路43は、コン デンサClと、3つのスイッチSW1、SW2、SW3 とを備える。また、上記ドライバ回路44は、2つのス イッチSW4、SW5を備える。

22

【0072】上記電源回路43内の2つのスイッチSW SW2は、図1のA/D変換器42より発生される 電圧 (Vs/2)の電源ラインとグランド (GND) と の間に直列に接続される。上記2つのスイッチSW1, SW2の中間からはコンデンサC1の一方の幾子が接続 され、このコンデンサClのもう一方の蝎子とGNDと の間には、残りのスイッチSW3が接続される。

【0073】さらに、上記ドライバ回路44内の2つの スイッチSW4、SW5は、上記電源回路43内のコン デンサClの両端に直列に接続される。そして、負荷2 ()は、上記スイッチSW4、SW5の中間から接続され

【0074】以下に、上記図2のように構成した駆動装 置の動作例を、図3を用いて説明する。図3は、本実施 形態の駆動装置による維持放電期間における駆動波形の 詳細例を示すタイムチャートである。図3に示すよう に、共通電極X側では、最初に2つのスイッチSW1, SW3がONとなり、残りのスイッチSW2、SW4、 SW5はOFFとなる。このとき、第1の信号ラインO UTAの電圧は、A/D変換器42よりスイッチSW1 を介して与えられる電圧レベル (+Vs/2)となり、 第2の信号ラインOUTBの電圧はグランドレベルのま まとなる。そして、これから少し遅れて次のタイミング でスイッチSW4がONとなるとともに、走査電極Y側 のスイッチSW4', SW2'がONとなることによ 第1の信号ラインOUTAの管圧(+Vs/2)が 出力ラインOUTCを介して負荷20に印加される。 な お、走査電極Y側のスイッチSW4'、SW2'がON

【0075】また、この段階では、スイッチSW1, S W3がQNとなってコンデンサC1が電源に接続される こととなるので、当該コンデンサC1には、A/D変換 器42からスイッチSW1、SW3によって与えられる 電圧 (Vs/2) に応じた電荷が蓄積される。

となるのは、共通電極Xと走査電極Yとの間に(Vs/

2) の電圧を印加するためである。

【0076】次のタイミングでは、スイッチSW4がO FFとなって、電圧を印可する際の電流経路が遮断され た後、スイッチSW5がパルス的にONとなることによ り、り、出力ラインOUTCの電圧がグランドレベルま で下げられる。次に、スイッチSW2がON、残り4つ のスイッチSW1, SW3, SW4, SW5がOFFと された後、スイッチSW4がパルス的にONとなる。こ のスイッチSW4がONとなることにより、共通電極X (グランド) に対し、定査電極Y側に電圧を印触すると きの電流経路となる。

50 【0077】次に、スイッチSW2をONに維持したま

特許3201603

23

ま、スイッチSW5がONとなる。このとき、第1の信 号ラインOUTAにはA/D変換器42からスイッチS ♥1を介して電源電圧が供給されないので、その電圧は グランドレベルとなる。一方、第2の信号ラインOUT Bに関しては、スイッチSW2がONとなって第1の信 号ラインOUTAが接触されることにより、第2の信号 ラインOUTBの電圧は、コンデンサCIに蓄積されて いる電荷に応じた電圧 (Vs/2)分だけグランドレベ ルから下がった電位 (-Vs/2)となる。このとき、 スイッチSW5がONとなっているので、第2の信号ラ 19 インOUTBの電圧(-Vs/2)が出力ラインOUT Cを介して負荷20に印加される。その際、走査電極Y 側のスイッチSW31, SW41をONとし、走査電極 Y (Vs/2) に対し、共通電極X側に電圧 (-Vs/ 2)を印加することとなる。

【0078】次のタイミングでは、スイッチSW2、S W4がONとなり、残りのスイッチSW1、SW3、S **W5はOFFとなる。これにより、出力ラインOUTC** の電圧がグランドレベルに持ち上げられる。その後、最 初の段階と同様に3つのスイッチSW1, SW3、SW 4がON、残り2つのスイッチSW2、SW5がOFF となり、以降同様に繰り返されていく。

【0079】とのような構成の駆動装置を用いて、図3 の出力ラインOUTCに示すように、負荷20の共通電 極Xに対して正の電圧(+Vs/2)と負の電圧(-V s/2) とを交互に印加していく。一方、負荷20の走 査電極Yに対しても、共通電極X側と同様のスイッチン グ制御を行うことにより、正の弯圧(+Vs/2)と負 の電圧(-Vs/2)とを交互に印加していく。

【0080】このとき、共通電極Xおよび定査電極Yの 30 それぞれに印加する電圧 (±V s / 2) は、互いに位相 が反転するように印加する。つまり、共通電極Xに正の 弯圧(+Vs/2)が印加されているときには、走査電 極Yには負の電圧 (-Vs/2) を印加するようにす る。とのようにすることにより、共通電極Xと走査電極 Y間の電位差を、維持パルスと同じ電圧V s とすること ができ、図101の維持放電期間に示した状態(共通電 極Xと定査電極Yに維持バルス電圧Vsを交互に印加す る状態)と同様の状態を作りだすことができる。

【10081】図4は、本実能形態の駆動装置による維持 40 放電期間における駆動波形の他の例を示すタイムチャー トである。図4に示すように、最初に3つのスイッチS W1、SW3、SW4がONとなり、残りのスイッチS W2. SW5はOFFとなる。このとき、第1の信号ラ インOUTAの電圧は、A/D変換器42よりスイッチ SW1を介して与えられる電圧レベル(+Vs/2)と なり、第2の信号ラインOUTBの電圧はグランドレベ ルのままとなる。そして、スイッチSW4がONとなっ ているので、第1の信号ラインOUTAの電圧(+Vs

hs.

【0082】また、この段階では、スイッチSW1. S W3がONとなってコンデンサC1が電源に接続される こととなるので、当該コンデンサC1には、A/D変換 器42からスイッチSW1を介して与えられる電圧(V \$/2)に応じた電筒が蓄積される。

24

【0083】次のタイミングでは、5つのスイッチSW 1~SW5がすべてOFFとなる。このとき、第1の信 号ラインOUTAはハイインピーダンスとなって電圧 (Vs/2)を維持し、出力ライン〇UTCも電圧(V s/2)を維持する。

【0084】次に、2つのスイッチSW2、SW5がO Nとなり、残り3つのスイッチSW1、SW3、SW4 はOFFのまま維持される。このとき、第1の信号ライ ンOUTAにはA/D変換器42からスイッチSWlを 介して管源電圧が供給されないので、その電圧はグラン ドレベルとなる。

【0085】一方、第2の信号ラインOUTBに関して は、スイッチSW2がONとなって第1の信号ラインO UTAが接地されることにより、第2の信号ラインOU TBの電圧は、コンデンサC1に蓄積されている電荷に 応じた電圧 (Vs/2) 分だけグランドレベルから下が った電位 (-Vs/2)となる。 このとき、スイッチS W5がONとなっているので、第2の信号ラインOUT Bの電圧(-Vs/2)が出力ラインOUTCを介して 負荷20に印加される。

【0086】次のタイミングでは、5つのスイッチS₩ 1~SW5が再びすべてOFFとなる。これにより、第 2の信号ラインOUTBはハイインビーダンスとなって 電圧(-Vs/2)を維持し、出力ラインOUTCも電 圧 (-Vs/2)を維持する。その後、最初の段階と同 様に3つのスイッチSW1、SW3、SW4がON、残 り2つのスイッチSW2、SW5がOFFとなり、以降 同様に繰り返されていく。

【10087】以上のように、図2に示す第1の実施形態 による駆動装置は、コンデンサC1とスイッチSW1~ SW3のON/OFFによって、Vs/2レベルとグラ ンドレベルとの間で電圧が変動する第1の信号ライン〇 UTAと、グランドレベルと-Vs/2レベルとの間で 弯圧が変動する第2の信号ラインOUTBとを備え、そ れら第1、第2の信号ラインの間に負荷20のドライバ 回路を設けたことに特徴がある。

【りり88】このような構成の駆動装置を用いて、上記 ドライバ回路内のスイッチSW4、SW5をON/OF 下することによって、図4の出力ラインOUTCに示す よろに、負荷20の共通電極Xに対して正の電圧(+V s/2)と負の電圧(-Vs/2)とを交互に印加して いく。一方、負荷20の走査電極Yに対しても、電源回 路43 およびドライバ回路44 で同様の駆動を行う /2)が出力ラインOUTCを介して負荷20に印加さ、50、ことにより、正の電圧(+Vs/2)と負の電圧(-V

(13)

s/2) とを交互に印加していく。

【0089】このとき、共通客極Xおよび走査電極Yの それぞれに印加する電圧(±Vs/2)は、互いに位相 が反転するように印加する。つまり、共通客極Xに正の 電圧(+Vs/2)が印加されているときには、走査客 極Yには負の電圧(-Vs/2)を印加するようにす る。このようにすることにより、共通電極Xと走査客極 Y間の電位差を、維持パルスと同じ電圧Vsとすること ができ、図101の維持放電期間に示した状態(共通電 極Xと走査電極Yに維持パルス電圧Vsを交互に印加す 10 る状態)と同様の状態を作りだすことができる。

25

【0090】との場合、電源回路43、43 およびドライバ回路44、44 に印加されている電圧の絶対値は、最大でもVs/2である。したがって、これらの回路内に備えられる各素子の耐圧はVs/2とすれば良く、耐圧を従来の半分に抑えることができる。これにより、構成が小さく安価な素子を用いることができ、回路構成の簡素化と製造コストの低減を実現することができる。

【0091】また、本実緒形態の駆動装置によれば、負 20 前に印加すべき電圧は最大でもVs/2であり、Vsの半分の電圧で良いため、負荷に電圧を印加する周期が従来の2倍となることによる消費電力の増加分を考慮しても、Vsそのものを負荷20に印加していた従来に比べて全体として電力のロスを小さくすることができる。

【10092】図5は、上記図2に示した第1の実施形態の特徴を応用した駆動装置の具体的構成例を示す図である。なお、図5において、図2および図102に示した符号と同一の符号を付したものは、同一の機能を有するものである。

【0093】図5において、共通電極X側では、スイッチSW1、SW2は、図5では図示していない図1のA/D変換器42より発生される電圧(Vs/2)の電源ラインとグランド(GND)との間に直列に接続される。上記2つのスイッチSW1、SW2の中間からはコンデンサC1のもう一方の端子とGNDとの間には、スイッチSW3が接続される。

【① 094】また、スイッチSW4、SW5は、上記コンデンサC1の両端に直列に接続される。そして、これ 40 52つのスイッチSW4、SW5の中間から負荷20の 共通電極Xが接続されている。

【0095】一方、走査電極Y側では、スイッチSW1、SW2、は、図1のA/D変換器42より発生される電圧(Vs/2)の電源ラインとGNDとの間に直列に接続される。これら2つのスイッチSW1、SW2、の中間からはコンデンサC4の一方の端子が接続され、このコンデンサC4のもう一方の端子とGNDとの間には、スイッチSW3、が接続される。

【0096】また、コンデンサC4の一方の鑷子に接続 50 の組を1GBT素子により構成しても良い。このIGB

されたスイッチSW4 は、ダイオードD14のカソードと接続され、ダイオードD14のアノードとコンデンサC4のもう一方の端子が接続される。コンデンサC4のもう一方の端子に接続されたスイッチSW5 は、ダイオードD15のアノードと接続され、ダイオードD15のカソードとコンデンサC4の一方の端子が接続される。そして、ダイオードD14のカソードと接続されるスイッチSW4 、ダイオードD15のアノードと接続されるスイッチSW4 、ダイオードD15のアノードと接続されるスイッチSW4 、ダイオードD15のアノードと接続されるスイッチSW5 のそれぞれの一端からスキャンドライバ31 を介して負荷20が接続されている。なお、図5ではスキャンドライバ31 を1つのみ示しているが、これは実際には、PDPが備える複数の表示ラインに対してそれぞれ債えられている。その他の回路

26

【0097】ここで、上記図5中に示した各スイッチS W1~SW5、SW1~~SW5~は、例えば、MOS FETと、必要に応じて当該MOSFETに接続したダ イオードとにより構成する。

は、複数の表示ラインに共通に設けられる共通回路であ

【0098】例えば、スイッチSW1、SW1'は、V s/2の電源ラインに接続されるpチャネルもしくはn チャネルのMOSFETと、当該pチャネルMOSFE TのドレインもしくはnチャネルMOSFETのソース がアノードに接続されたダイオードとにより構成される。

【0.099】また、スイッチSW2、SW2 は、GN D電源ラインに接続されるn チャネルのMOSFET と、当該n チャネルMOSFETのドレインがカソードに接続されたダイオードとを含んで構成される。

30 【0100】また、スイッチSW3、SW3 は、上記スイッチSW2、SW2 と同様に構成することも可能であるが、図5中に示すように、上述したMOSFETとダイオードとを直列に接続したものを2組、グランドに対して並列に接続することによって構成される。もしくは、例えば図6(a)に示すように、2つのMOSFETのソースどうしを共通に接続するとともに、当該MOSFETの共通ソースを2つのダイオードのアノードに接続するようにしても良い。これらの図5あるいは図6(a)のようにスイッチSW3、SW3 を構成すれば、スイッチSW3、SW3 がONのときには電流を双方向に流すことができるとともに、OFFのときには完全に遮断することができ、より安定的な動作を実現することができる。

【0101】また、これらのスイッチSW1~SW2、SW1~~SW2~は、図6(b)に示すようなIGB T(Insulated Gate Bipolar Transistor)素子により 構成しても良い。また、スイッチSW3、SW3~については、図6(c)に示すように、MOSFETとダイオードとから成る2組のスイッチング素子のうちの一方の紹を1GRT素子により様味してよ自じ、このIGR

丁素子は、3端子のバイボーラーMOS複合素子であ り、MOSFETよりも動作抵抗が小さく、ロスが少な くて済む。また、電流が逆方向に流れないので、ダイオ ードを設ける必要がないというメリットも有する。

27

【0102】以上のような構成の駆動装置において、共 通電極X側のスイッチSW 1 ~SW5 . 走査電極Y側の スイッチSW1~~SW5~ を上述のようにスイッチン グ制御することにより、共通電極Xおよび走査電極Yに 対して互いに逆組の正負の電圧(± V s / 2)を印加す る.

【り103】なお、維持放電期間において、共通電極X に電圧(+Vs/2、-Vs/2)を印加するタイミン グと、 定査電極Yに逆位組の電圧 (- V s / 2、 + V s /2) をED加するタイミングは、必ずしも同タイミング でなくても良く、両電圧の印加タイミングを多少ずらず ようにしても良い。例えば、一方の電極に印加された電 圧が定点状態に達した後に他方の電極に逆位相の電圧を 印加するようにすれば、維持放電をより安定的に動作さ せることができる。

いる時間も、必ずしも両者が同じである必要はない。共 通電極X、走査電極Yに対する電圧印刷のタイミングや 印加時間は、例えば、スイッチSW4、SW4\* SW 5. SW5 のON/OFFのタイミングを制御するこ とによって調整することが可能である。

【0105】なお、上記スイッチSW1~SW5、SW 1'~SW5'のON/OFF制御等は、ROM等の記 録媒体に記録されたプログラムに従って行うようにする ことが可能である。このようにすれば、ROMを取り替 ができる。

【0106】四7~図13は、維持放電期間において電 極X、Yに印加するパルス電圧の駆動液形の様々な例を 示す図である。図7に示す駆動波形は、正の弯圧(+V) s/2)を印加するタイミングを、負の弯圧(−Vs/ 2)を印加するタイミングよりも鴬に早くするととも に、印加した正の弯圧(+Vs/2)をグランドレベル に戻すタイミングを、印刷した負の電圧(-Vs/2) をグランドレベルに戻すタイミングよりも鴬に遅くする 極Yの一方の電極に印加された正の電圧(+ V s / 2) が定常状態に達した後に、他方の電極に負の電圧(-V s/2)を印刻する。また、一方の電極で負の電圧(-Vs/2) から戻されたグランドレベルの弯圧が定意状 態に達した後に、他方の電極の電圧を正の電圧(+Vs /2) からグランドレベルに戻す。

【り107】さらに、この図7の例では、負の電圧(-Vs/2)のパルス幅を、正の弯圧(+Vs/2)のパ ルス帽よりも狭くし、正の電圧が印加されている間に負

うにすることにより、維持放電をより安定的に動作させ ることができる。

【0108】図8に示す駆動波形は、図7に示した例と 正負が逆の例である。すなわち、これは、負の電圧(-Vs/2)を印刷するタイミングを、正の弯圧(+Vs /2)を印加するタイミングよりも常に早くするととも に、印加した負の弯圧(-Vs/2)をグランドレベル に戻すタイミングを、ED加した正の電圧(+Vs/2) をグランドレベルに戻すタイミングよりも常に返くする 10 ようにした例である。つまり、一方の電極に印顔された 負の電圧(-Vs/2)が定常状態に達した後に他方の 電極に正の電圧(+ V s / 2)を印刷する。また、一方 の電極で正の電圧(+Vs/2)から戻されたグランド レベルの電圧が定点状態に達した後に、他方の電極の電 圧を負の電圧 (-Vs/2) からグランドレベルに戻

【0109】さらに、この図8の例では、正の電圧(+ Vs/2)のバルス幅を、負の電圧(-Vs/2)のバ ルス帽よりも狭くし、魚の電圧が印刷されている間に正 【0104】また、電極X、Yにパルス電圧を印加して 20 の電圧をグランドレベルに戻すようにしている。このよ うにすることにより、維持放電をより安定的に動作させ ることができる。

【0110】図9に示す駆動波形は、負の電圧(-Vs /2)を基準電圧とした場合の例である。つまり、維持 放電期間において維持パルスを印加しないタイミングで は電極X、Yの電圧を共に(-Vs/2)にしておき、 実際に維持パルスを印加して放電を行うタイミングで、 一方の電極の電圧を(+Vs/2)まで上げるようにし ている。この図9の例でも、図8の例と同様に、負の電 えることによって、印加電圧の波形を自由に変えること 30 圧(-Vs/2)のパルス幅が正の電圧(+Vs/2) のパルス幅よりも広くなっている。

> 【り111】この図9に示す駆動波形のように、一方の 電極の電圧を変動させる際、他方の電極の電圧を固定す ることにより、維持放電をより安定的に動作させること ができる。また、一方の電極の電圧を変化させるだけ で、両弯極間に所定弯圧を印加することができる。

【0112】図10に示す駆動波形は、図9に示した例 と正負が逆の例であり、正の弯圧 (+ V s / 2) を基準 電圧とした場合の例である。 つまり、 維持放電期間にお ようにした例である。つまり、共通電極Xまたは走査第 40 いて維持パルスを印加しないタイミングでは電極X, Y の電圧を共に(+Vs/2)にしておき、実際に維持パ ルスを印加して放電を行うタイミングで、一方の電極の 湾圧を(-Vs/2)まで下げるようにしている。この 図10の例では、図7の例と同様に、正の弯圧(+Vs /2)のパルス帽が負の電圧 (-Vs/2)のパルス幅 よりも広くなっている。

【0113】との図10に示す駆動波形のように、一方 の電極の弯圧を変動させる際、他方の電極の弯圧を固定 することにより、維持放電をより安定的に動作させるこ の電圧をグランドレベルに戻すようにしている。このよ 50 とができる。また、一方の電極の電圧を変化させるだけ

で、両電極間に所定電圧を印加することができる。

29

【①114】図11に示す駆動波形は、図9に示した駆動波形と同様に、負の電圧  $(-V \le /2)$  を基準電圧とし、実際に放電を行うタイミングで一方の電極の電圧を  $(+V \le /2)$  まで上げるようにしている。この図11の例では更に、放電を行った後で上記一方の電極の電圧を負の電圧  $(-V \le /2)$  に戻す前に、他方の電便を正の電圧  $(+V \le /2)$  まで持ち上げてその後負の電圧  $(-V \le /2)$  に戻すようにしている。

【0115】例えば、走査電極Yの電圧を負の電圧(- 10 Vs/2)に維持したままで、共通電極Xの電圧を負の 電圧(-Vs/2)から正の電圧(+Vs/2)まで上 げることにより、両電極間に(Vs)の差電圧が印加され、放電が行われる。このとき、負荷20には印加され た電圧に応じて電荷が蓄積される。

【0116】その後、共通電極Xの電圧を正の電圧(+ Vs/2)から元の負の電圧(-Vs/2)に戻す前 に、走査電極Yの電圧も(+Vs/2)まで待ち上げる ことにより、負荷20に蓄積された電荷を共通電極X側 のコンデンサC1に戻してやる。このように、放電によ 20 って負荷20に蓄積された電荷を単純に捨ててしまうの ではなく、コンデンサC1に戻してやることにより、省 電力化を図ることができる。

【①117】共通電極Xの電圧を正の電圧(+ V s / 2)に維持したまま定査電極Yの電圧も正の電圧(+ V s / 2)まで持ち上げることにより、共通電極Xおよび定査電極Yの双方に正の電圧(+ V s / 2)が印加された状態となり、両電極X、Yが同電位となる。

【①118】とのとき、共道電極X側のスイッチSW1 ~SW5を全てOFFにして共通電極X側をハイインピ 30 一ダンスの状態に保つとともに、定査電極Y側の印加電圧を負の電圧(-Vs/2)に下げる。すると、負荷2 0の容置の作用によって共道電極X側の電圧も走査電極 Y側の電圧に追従して負の電圧(-Vs/2)に下がってくる。このとき、負荷20に対する充電は行われず、負荷20への充電電力はゼロなので、電力ロスがなく、省電力化を図ることができる。

【り119】図12に示す駆動波形は、正の管圧(+ V s/2)のパルス幅と負の電圧(- V s/2)のパルス幅と負の電圧(- V s/2)のパルス幅とが同じではあるが、共通電極Xと走査電極Yに管圧 40を印加するタイミングを同時にはしないようにした例である。この図12の例では、共通電極Xに電圧を印加するタイミングよりも常に早くするようにしているが、その逆でも良い。一方の電極に印加された正または負の電圧が定意状態に達した後に他方の電極に負または正の電圧を印加することにより。回路に流れる瞬間的な電流が多くならないように抑制し、維持放電をより安定的に動作させることができる。

【0120】図13に示す駆動波形では、基準の電圧は 50 れている電荷に応じた電圧 (Vs/2)分だけグランド

グランドレベルであり、放電を行うときに、共通電極X および走査電極Yの双方に正負の電圧(± V s / 2)を印加している。このとき、負の電圧(- V s / 2)を印加するタイミングを、正の電圧(+ V s / 2)を印加するタイミングよりも常に早くとともに、印加した負の電圧(- V s / 2)をグランドレベルに戻すタイミングを、印加した正の電圧(+ V s / 2)をグランドレベルに戻すタイミングよりも常に早くするするようにしている

30

【0121】さらに、この図13に示す駆動波形においては、図11に示した駆動波形と同様に、放電を行った後に双方の電極に正の電圧(+ V s / 2)を印刷して同電位にする。その後、一方の電極側をハイインビーダンスに保って他方の電極の電圧をグランドレベルに戻すことにより、当該他方の電極の電圧降下に追従して一方の電極の電圧をグランドレベルに戻すようにしている。このとき、負荷20に対する充電は行われず、負荷20への充電電力はゼロなので、電力ロスがなく、省電力化を図ることができる。

【①122】図14は、上記図7に示した営極X、Yに対する駆動波形を生成するための各スイッチSW1~SW1~SW5、の制御例を示すタイムチャートである。なお、この図14は、直前のサブフィールドの処理において、共通管極X側のコンデンサC1、走査管極Y側のコンデンサC4に電圧(Vs/2)分の電荷が整積されているものとして説明している。

【0123】 維持放電期間において、共通電極X側では、まず、3つのスイッチSW1、SW3、SW4がONとなり、残りのスイッチSW2、SW5はOFFとなる。このとき、第1の信号ラインOUTAの電圧は、スイッチSW1を介して与えられる電圧レベル(+Vs/2)となる。そして、この第1の信号ラインOUTAの電圧(+Vs/2)が、スイッチSW4を介して出力ラインOUTCに出力され、負荷20に印加される。

【0.124】また、この段階では、スイッチSW1, SW3がONとなってコンデンサC1が電源に接続されることとなるので、当該コンデンサC1には、スイッチSW1を介して与えられる電圧 (Vs/2) に応じた電荷が蓄積される。

【①125】一方、走査電極Y側では、共通電極X側のスイッチSW1、SW3、SW4がONになるのと同時にスイッチSW2 がONとなる。そして、共通電極X側に正の電圧(+Vs/2)が印加された後、適当なタイミングでスイッチSW5 もONとなる。この状態で、残り3つのスイッチSW1 、SW3 、SW4 はOFFのまま維持される。

【0126】スイッチSW2 がONとなって第1の信号ラインOUTA が接地されることにより、第4の信号ラインOUTB の管圧は、コンデンサC4に整論されている 東京にはいれては、12000年によった。

(16)

32

レベルから下がった弯位(-Vs/2)となる。そし て、適当なタイミングでスイッチSW5 がONとなる ことにより、第4の信号ラインOUTB の弯圧(-V s/2)が出力ラインOUTC を介して負荷20に印 加される。これにより、負荷20の電極X、Yの間に差 弯圧(Vs)が印加されることになり、維持放電が行わ

31

【1)127】負荷20に差電圧(Vs)を印加して維持 放電を行った後は、共通電極X側では、スイッチSW4 をOFFにして電圧(+Vs/2)の供給を遮断した 後、スイッチSW5をONとすることにより、共通電極 Xに対する印加電圧をグランドレベルに戻す。

【り128】また、走査電極丫側では、上記共通電極X 側でスイッチSW4をOFFとするよりも前の時点で、 スイッチSW5 をOFFにして電圧(-Vs/2)の 供給を遮断した後、スイッチSW4°をONとする。こ れにより、共通電極器に対する印加電圧をグランドレベ ルに戻すよりも先に、定査電極丫に対する印加電圧をグ ランドレベルに戻す。

のスイッチSW1~SW5、定査電極Y側の5つのスイ ッチSW1 ~SW5 がすべてOFFとなる。次に、 共通電極X側と走査電極Y側とで以上と全く逆のスイッ チング制御を行うことにより、パルス帽の広い正の電圧 (+Vs/2)を走査電極Y側に印加するとともに、当 該走査電極丫側よりもパルス幅の狭い負の弯圧(-Vs /2)を共通電極X側に印加する。以際同様の制御が交 互に繰り返されていく。

【0130】図15は、上記図8に示した穹極X、Yに 対する駆動波形を生成するための各スイッチSW1~S W5、SW1'~SW5'の制御例を示すタイムチャー トである。なお、この図15は、直前のサブフィールド の処理において、共通電極X側のコンデンサC1. 走査 電極Y側のコンデンサC4に電圧(Vs/2)分の電荷 が蓄積されているものとして説明している。

【0131】維持放電期間において、走査電極Y側で は、まず、2つのスイッチSW2 、SW5 がONと なり、残りのスイッチSW11, SW31, SW41が OFFとなる。このようにスイッチSW2 がONとな って第1の信号ラインOUTA、が接地されることによ 40 り、第4の信号ラインOUTB の電圧は、コンデンサ C4に蓄積されている電荷に応じた電圧(Vs/2)分 だけグランドレベルから下がった電位(-Vs/2)と なる。このとき、スイッチSW5 はスイッチSW2 と同時にONとなっているので、第4の信号ラインOU TB'の弯圧(-Vs/2)が出力ラインOUTC'を 介して負荷20に印加される。

【0132】一方、共通電極X側では、走査電極Y側の スイッチSW21, SW51がONになるのと同時にス

Y側に負の弯圧 (-Vs/2)が印刷された後、適当な タイミングでスイッチSW4もONとなる。この状態 で、残り2つのスイッチSW2、SW5はOFFのまま 維持される。

【り133】これにより、第1の信号ラインOUTAの 弯圧は、スイッチSW1がONとなったタイミングで弯 匠レベル (+Vs/2) となる。そして、この第1の信 号ラインOUTAの弯圧(+Vs/2)が、適当なタイ ミングでONとなったスイッチSW4を介して出力ライ 10 ン〇UTCに出力され、負荷20に印刻される。これに より、負荷20の電極X、Yの間に差電圧(Vs)が印 加されることになる。

【0134】また、この段階では、スイッチS図1、S W3がONとなってコンデンサC1が電源に接続される こととなるので、当該コンデンサClには、スイッチS ₩1を介して与えられる電圧(Vs/2)に応じた電荷 が蓄積される。

【0135】負荷20に差電圧(Vs)を印加して維持 放電を行った後は、走査電極丫側では、スイッチS♥ 【0129】次のタイミングでは、共通電極X側の5つ 20 5 をOFFにして電圧(-Vs/2)の供給を遮断し た後、スイッチS♥4°をONとすることにより、走査 電極Yに対する印加電圧をグランドレベルに戻す。 【り136】また、共通電極X側では、上記走査電極Y 側でスイッチSW5 をOFFとするよりも前の時点 で、スイッチSW4をOFFにして電圧(+Vs/2) の供給を遮断した後、スイッチSW5をONとする。こ れにより、走査電極丫に対する印加電圧をグランドレベ

ルに戻すよりも先に、共道電極Xに対する印加電圧をグ

ランドレベルに戻す。

【0137】次のタイミングでは、共通電極X側の5つ のスイッチSW1~SW5、走査電極Y側の5つのスイ ッチSW1 ~SW5 がすべてOFFとなる。次に、 共通電極X側と走査電極Y側とで以上と全く逆のスイッ チング制御を行うことにより、バルス帽の広い負の電圧 (-Vs/2)を共通電極X側に印刷するとともに、当 該共通電極X側よりもパルス幅の狭い正の電圧(+Vs /2)を走査電極Y側に印刷する。以降同様の副御が交 互に繰り返されていく。

【1)138】図16は、上記図9に示した弯極X、Yに 対する駆動波形を生成するための各スイッチSW1~S W5、SW1`~SW5`の制御例を示すタイムチャー トである。なお、この図16は、直前のサブフィールド の処理において、共通電極X側および走査電極Y側のコ ンデンサC1、C4に電圧(Vs/2)分の電荷が蓄積 されているものとして説明している。

【0139】維持放電期間において、共通電極X側で は、最初はスイッチSW1、SW3、SW4がOFF、 残りのスイッチSW2,SW5がONとなっている。こ れにより、共通電極区に負の電圧(-Vs/2)が印加 イッチSW1、SW3がONとなる。そして、走査電極 50 された状態となっている。また、走査電極Yにおいて

(17)

も、最初はスイッチSW1', SW3', SW4'がO FF、残りのスイッチSW2、、SW5 がONとなっ ている。これにより、走査電極Yに負の電圧(-Vs/ 2)が印加された状態となっている。

【0140】次のタイミングで、共通電極X側では、ス イッチSW5をOFFにして電圧(-Vs/2)の供給 を遮断した後、スイッチSW4をONとする。これによ り、共通電極Xに対する印加電圧をグランドレベルに戻 す。さらに、スイッチSW2、SW4をOFFにした 後、スイッチSW1, SW3, SW4をONにする。こ 10 加された状態となっている。また、走査管格Y側でも、 のとき、残りのスイッチSW2、SW5はOFFに維持 したままである。

【0141】これにより、共通電極X側では、第1の信 号ラインOUTAの弯圧が、スイッチSW1を介して与 えられる電圧レベル (+Vs/2) となる。そして、こ の第1の信号ラインOUTAの弯圧(+Vs/2)が、 スイッチSW4を介して出力ラインOUTCに出力さ れ、負荷20に印加される。このとき、走査電極Y側に は負の電圧(-Vs/2)が印加されたままなので、負 維持放電が行われる。

【①142】また、この段階では、スイッチSW1、S W3がONとなってコンデンサClが電源に接続される こととなるので、当該コンデンサC1には、スイッチS ▼1を介して与えられる電圧(Vs/2)に応じた電荷 が蓄積される。

【0143】負荷20に差電圧(Vs)を印加して維持 放電を行った後は、共通電極X側では、スイッチSW4 をOFFにして電圧(+Vs/2)の供給を遮断した 後、スイッチSW5をONとすることにより、共通電極 30 **Xに対する印加電圧をグランドレベルに戻す。さらに、** 全てのスイッチSW1~SW5を一旦OFFにした後、 スイッチSW2、SW5をONにする。

【0144】スイッチSW2がONとなって第1の信号 ラインOUTAが接地されることにより、第2の信号ラ インOUTBの電圧は、コンデンサClに蓄積されてい る電荷に応じた電圧 (Vs/2) 分だけグランドレベル から下がった留位 (-Vs/2) となる。このときスイ ッチSW5がONとなっているので、第2の信号ライン 介して負荷20に印加される。

【0145】とのようにして共通電極X側に正の電圧 (+Vs/2) を印加して再び負の電圧(-Vs/2) に戻した後は、同様のスイッチング制御を定査電極Y側 でも行う。これにより、走査電極丫側においても、正の 湾圧(+Vs/2)を印刷した後、再び負の湾圧(-V s/2)を印加する状態に戻す動作が行われる。以降同 様の副御が交互に繰り返されていく。

【0146】図17は、上記図10に示した電極X、Y に対する駆動波形を生成するための各スイッチSW1~ 50 側に対して再び正の電圧 (+Vs/2)がED加される。

SW5、SW1 ~ SW5 の制御例を示すタイムチャ ートである。なお、この図17は、直前のサブフィール ドの処理において、共通電極X側のコンデンサC1、走 査電極Y側のコンデンサC4に電圧(Vs/2)分の電 荷が蓄積されているものとして説明している。

【0147】維持放電期間において、共通電極X側で は、最初はスイッチSW1、SW3、SW4がON、残 りのスイッチSW2、SW5がOFFとなっている。こ れにより、共通電極X側に正の弯圧(+Vs/2)が印 最初はスイッチSW11、SW31、SW41がON、 残りのスイッチSW21、SW51がOFFとなってい る。これにより、 定査電極 Y側に正の電圧 (+ V s / 2) 印加された状態となっている。

【0148】また、この段階では、共通電極X側のスイ ッチSW1, SW3がONとなってコンデンサC1が弯 源に接続されることとなるので、当該コンデンサClに は、スイッチSW1を介して与えられる弯圧 (Vs/ 2) に応じた電荷が蓄積される。同様に、走査電極Y側 筒20の両弩極X、Yには差כ圧(Vs)が印触されて 20 のスイッチSW1 、SW3 がONとなってコンデン サC4が電源に接続されることとなるので、当該コンデ ンサC4には、スイッチSW1 を介して与えられる電 圧(Vs/2)に応じた電荷が蓄積される。

> 【①149】次のタイミングで、共通電極X側では、ス イッチSW4をOFFにして弯圧(+Vs/2)の供給 を遮断した後、スイッチSW5をONとすることによ り、共通電極器に対する印加電圧をグランドレベルに戻 す。さらに、全てのスイッチSW1~SW5を一旦OF Fにした後、スイッチSW2、SW5をONにする。 【0150】スイッチSW2がONとなって第1の信号

> ラインOUTAが接地されることにより、第2の信号ラ インOUTBの電圧は、コンデンサClに蓄積されてい る電荷に応じた電圧 (Vs/2) 分だけグランドレベル から下がった電位(-Vs/2)となる。このときスイ ッチSW5がONとなっているので、第2の信号ライン OUTBの弯圧(-Vs/2)が出力ラインOUTCを 介して負荷20に印加される。

【0151】とのとき、走査電極Y側には正の電圧(+ Vs/2)が印加されたままなので、負荷20の両電極 OUTBの高圧(-Vs/2)が出力ラインOUTCを 49 X、Yには差電圧(Vs)が印加されて維持放電が行わ れる。負荷20に差電圧(Vs)を印加して維持放電を 行った後は、共通電極X側では、スイッチSW5をOF Fにして電圧 (-Vs/2)の供給を遮断した後、スイ ッチSW4をONとする。これにより、共通電極Xに対 する印加電圧をグランドレベルに戻す。

> 【0152】さらに、全てのスイッチSW1~SW5を OFFにした後、スイッチSW1, SW3, SW4をO Nにする。このとき、残りのスイッチSW2、SW5は OFFに維持したままである。これにより、共通電極X

http://www4.ipdl.ncipi.go.jp/tjcontentdben.ipdl?N0000=21&N0400=image/gif&N0401=/...

(18)

36

【0153】とのようにして共通電極X側に負の電圧 (-Vs/2) を印加して再び正の電圧 (+Vs/2) に戻した後は、同様のスイッチング制御を走査電極Yで も行う。これにより、定査電極丫側においても、負の電 圧(-Vs/2)を印加した後、再び正の弯圧(+Vs /2)をED加する状態に戻す動作が行われる。以降同様 の副御が交互に繰り返されていく。

35

【0154】図18は、上記図11に示した電極X, Y に対する駆動波形を生成するための各スイッチSW1~ SW5, SW1 ~ SW5 の制御例を示すタイムチャ 10 ートである。なお、この図18は、直前のサブフィール ドの処理において、共通電極X側および走査電極Y側の コンデンサC1、C4に電圧(Vs/2)分の電荷が蓄 補されているものとして説明している。

【り155】維持放電期間において、共通電極X側で は、最初はスイッチSW1、SW3、SW4がOFF、 残りのスイッチSW2、SW5がONとなっている。こ れにより、共通電極Xに負の弯圧(-Vs/2)が印加 された状態となっている。また、定査電極丫において も、最初はスイッチSW1', SW3', SW4'がO 29 まである。 FF. 残りのスイッチSW2\*, SW5\* がONとなっ ている。これにより、走査電極Yに負の電圧(-Vs/ 2)が印加された状態となっている。

【0156】次のタイミングで、共通電極X側では、ス イッチSW5をOFFにして電圧(-Vs/2)の供給 を遮断した後、スイッチSW4をONとする。これによ り、共通電極Xに対する印刷電圧をグランドレベルに戻 す。さらに、スイッチSW2をOFFにした後、スイッ チSW1, SW3をONにする。このとき、スイッチS ある。

【0157】とれにより、共通電極X側では、第1の信 号ラインOUTAの弯圧が、スイッチSW1を介して与 えられる弯圧レベル (+Vs/2) となる。 そして、 こ の第1の信号ラインOUTAの電圧(+Vs/2)が、 スイッチSW4を介して出力ラインOUTCに出力さ れ、負荷20に印加される。このとき、走査電極Y側に は負の電圧 (- Vs/2)が印加されたままなので、負 荷20の両電極X, Yには差電圧 (Vs) が印加されて 維持放電が行われる。

【0158】また、この段階では、スイッチSW1, S W3がONとなってコンデンサClが電源に接続される こととなるので、当該コンデンサClには、スイッチS ₩1を介して与えられる電圧(Vs/2)に応じた電荷 が蓄積される。

【り159】負荷20に差電圧 (Vs)を印加して維持 放電を行った後は、走査電極Y側において、スイッチS W5 をOFFにして弯圧(-Vs/2)の供給を遮断 した後、スイッチSW4°をONとする。これにより、 走査電極Yに対する印加電圧をグランドレベルに戻す。 59 圧(+Vs/2)を印加した後、再び負の電圧(-Vs

さらに、スイッチSW2 をOFFにした後、スイッチ SW1', SW3' &ONKt a. COLE, X1"+ SW4 はON スイッチSW5 はOFFに維持した ままである。

【0160】とれにより、走査電極Y側では、第3の信 号ラインOUTA の電圧が、スイッチSW1 を介し て与えられる電圧レベル (+ V s / 2) となる。そし で、この第3の信号ラインOUTA1の弯圧(+Vs/ 2) が、スイッチSW4' を介して出力ラインOUT C'に出力され、負荷20に印加される。このとき、共 通電極X側には正の電圧(+Vs/2)が印加されたま まなので、負荷20の両電極X、Yは同電位となる。 【0161】次に、走査電極丫側において、スイッチS W4 をOFFにして弯圧(+Vs/2)の供給を遮断 した後、スイッチSW5'をONとすることにより、走 査電極Yに対する印加電圧をグランドレベルに戻す。さ ちに、スイッチSW1°、SW3°をOFFにした後、 スイッチSW2 をONとする。このとき、スイッチS W4 はOFF、スイッチSW5 はONに維持したま

【0162】スイッチSW2 がONとなって第1の信 号ラインOUTA が接地されることにより、第4の信 号ラインOUTB の電圧は、コンデンサC4に整論さ れている電荷に応じた電圧(Vs/2)分だけグランド レベルから下がった電位 (-Vs/2)となる。このと きスイッチSW5 がONとなっているので、第4の信 号ラインOUTB の弯圧(-Vs/2)が出力ライン OUTC を介して負荷20に印加される。

【①163】一方、共通電極X側では、走査電極Y側で W4はON、スイッチSW5はOFFに維持したままで 30 スイッチSW4 がOFFになるのと同期してスイッチ SW4をOFFとすることにより、電圧(+Vs/2) の供給を遮断し、共通電極Xをハイインピーダンスに し、走査電極YのスイックSW5 をONにして、走査 電極丫側の電圧(+Vs/2)がグランドレベルに下が るタイミングに同期して共通電極Xの電圧を負荷20の 容量の作用によってグランドレベルに戻す。その後、走 査電極Y側でスイッチSW1 , SW3 がOFFにな るのと同期してスイッチSW1, SW3をOFFとす

> 40 【() 164】その後、走査電極丫側のスイッチSW5 をONにした状態でスイッチSW2、がONになるのと 同期して、スイッチSW2をONにする。このようにす るととにより、共通電極X側の電圧は、負荷20の容置 の作用によって、定査電極丫側の電圧に追従して負の電 圧(-Vs/2)まで下がってくる。

【0165】とのようにして共通電極X側に正の電圧 (+Vs/2)を印加して再び負の電圧(-Vs/2) に戻した後は、同様のスイッチング制御を走査電極Yで も行う。これにより、走査電極丫側においても、正の電 (19)

37 /2) を印加する状態に戻す動作が行われる。以降同様 の制御が交互に繰り返されていく。

【0166】図19は、上記図11に示した電極X、Y に対する駆動波形を生成するための各スイッチSW1~ SW5、SW1、~SW5、の制御に関する他の例を示 すタイムチャートである。なお、この図19に示す例 は、上記図18に示した例とほぼ同様である。違いは、 スイッチSW5、SW5 をONにするタイミングのみ である。

差電圧(Vs)を印加して維持放電を行い、両電極X。 Yの電圧をVsレベルにした後、共通電極X側のスイッ チをOFFにして共通電極Xをハイインピーダンスと し、走査電極Y側の電圧降下に追従して共通電極X側の 印加電圧を(+Vs/2)からグランドレベル、グラン ドレベルから (-Vs/2) に下げるようにしていた。 これに対して、図19の例では、定査電極Y側のスイッ チをOFFにして走査電極Yをハイインピーダンスと し、共通電極X側の電圧降下に追従して定査電極Y側の ドレベルから (-Vs/2) に下げるようにする。

【0168】図20は、上記図12に示した電極X, Y に対する駆動波形を生成するための各スイッチSW1~ SW5, SW1'~SW5'の制御例を示すタイムチャ ートである。なお、この図20は、直前のサブフィール Fの処理において、共通電極X側のコンデンサC1、走 査電極Y側のコンデンサC4に電圧(Vs/2)分の電 荷が蓄積されているものとして説明している。

【0169】維持放電期間において、共通電極X側で は、まず、スイッチSW1、SW3、SW4がON、ス 30 イッチSW2、SW5がOFFとなる。これにより、第 1の信号ラインOUTAの電圧は、スイッチSW1を介 して与えられる電圧レベル (+ V s / 2) となる。そし て、この第1の信号ラインOUTAの電圧(+Vs/ 2) がスイッチSW4を介して出力ラインOUTCに出 力され、負荷20に印加される。

【0170】また、この段階では、スイッチSW1、S W3がONとなってコンデンサClが電源に接続される こととなるので、当該コンデンサC1には、スイッチS ₩1を介して与えられる電圧(Vs/2)に応じた電荷 46 が蓄積される。

【①171】一方、走査電極Y側では、共通電極X側の スイッチSW1、SW3、SW4がONになるのと同時 にスイッチSW2 がONになり、それから少し遅れて スイッチSW5"もONとなる。このとき、残りのスイ ッチSW1 . SW3 . SW4 はOFFのまま維持 される。

【0172】 このようにスイッチSW2 がONとなっ て第1の信号ラインOUTA が接地されることによ

38 C4に蓄積されている電荷に応じた電圧 (Vs/2)分 だけグランドレベルから下がった電位(-Vs/2)と なる。そして、スイッチSW5 がスイッチSW2 か ち少し遅れてONとなることにより、第4の信号ライン QUTB の電圧 (-Vs/2) が出力ラインOUT C'を介して負荷20に印刷される。これにより、負荷 20の電極X、Yの間に差電圧(Vs)が印加される。 【0173】負荷20に差電圧(Vs)を印加して維持 放電を行った後は、共通電極X側では、スイッチSW4 【0167】すなわち、図18の例では、電極X、Yに 10 をOFFにして電圧 (+V s/2) の供給を遮断し、ス イッチSW5をONとする。これにより、共通電極Xに 対する印加電圧をグランドレベルに戻す。次のタイミン グでは、共通電極X側の5つのスイッチSW1~SW5 がすべてOFFとなる。次に、スイッチSW2がONに なり、それから少し遅れてスイッチSW5もONとな る。このとき、残りのスイッチSW1、SW3、SW4 はOFFのまま維持される。

【0174】とのようにスイッチS₩2がONとなって 第1の信号ラインOUTAが接地されることにより、第 印加電圧を(+ V s / 2)からグランドレベル、グラン 20 2の信号ラインOUTBの電圧は、コンデンサC 1 に替 行されている電荷に応じた電圧 (Vs/2)分だけグラ ンドレベルから下がった電位(-Vs/2)となる。そ して、スイッチSW5がONとなることにより、第2の 信号ラインOUTBの弯圧 (-Vs/2) が出力ライン OUTCを介して負荷20に印加される。

> 【り175】一方、査電極丫側では、上記共通電極X側 でスイッチSW5をONとするよりも前の時点で、スイ ッチSW5 をOFFにして電圧 (-Vs/2) の供給 を遮断した後、スイッチSW4 をONとすることによ り、走査電極Yに対する印加電圧をグランドレベルに戻 す。

> 【0176】また、上記共通電極X側でスイッチSW5 をONとしてから少し遅れて、スイッチSW11、SW 31. SW41 をONにすることにより、定査電極Yに 対する60加電圧を正の電圧(+Vs/2)に上げる。以 上により、共通電極器に正負の電圧(±Vs/2)を印 加するタイミングを、定査電極Yに正負の電圧(±Vs /2)を印加するタイミングよりも常に早くするように することができる。

> 【0177】図21は、上記図13に示した電極X、Y に対する駆動波形を生成するための各スイッチS♥1~ SW5、SW1 ~SW5 の制御例を示すタイムチャ ートである。なお、この図21は、直前のサブフィール ドの処理において、共通電極X側のコンデンサCl、走 査電極Y側のコンデンサC4に電圧(Vs/2)分の電 荷が萎縮されているものとして説明している。

【0178】維持放電期間において、走査電極Y側で は、まず、2つのスイッチSW2 、SW5 がONと なり、残りのスイッチSW1', SW3', SW4'が り、第4の信号ラインOUTB、の電圧は、コンデンサー50 OFFとなる。このようにスイッチSW2 がONとな

って第1の信号ラインOUTA が接地されることによ り、第4の信号ラインOUTB の電圧は、コンデンサ C4に蓄積されている電荷に応じた電圧(Vs/2)分 だけグランドレベルから下がった電位(-Vs/2)と なる。このとき、スイッチSW5 はスイッチSW2 と同時にONとなっているので、第4の信号ラインOU TB1 の弯圧 (-Vs/2) が出力ラインOUTC1 を 介して負荷20に印加される。

【0179】一方、共通電極X側では、最初はスイッチ SW1, SW3. SW5がON、スイッチSW2. SW 10 4がOFFとなっている。そして、走査管極Y側のスイ ッチSW21、SW51をONにした後で、スイッチS W5をOFFにしてスイッチSW4をONとする。すな わち、スイッチSW1, SW3, SW4をON、スイッ チSW2, SW5をOFFの状態にする。

【0180】とれにより、第1の信号ラインOUTAの 電圧は、スイッチSW!を介して与えられる電圧レベル (+ Vs/2)となる。そして、この第1の信号ライン OUTAの弯圧(+Vs/2)が、適当なタイミングで Cに出力され、負荷20に印加される。これにより、負 荷20の電極X、Yの間に差電圧(Vs)が印加され、 維持放電が行われる。

【①181】また、この段階では、スイッチSW1、S W3がONとなってコンデンサClが電源に接続される こととなるので、当該コンデンサClには、スイッチS №1を介して与えられる電圧(Vs/2)に応じた電荷 が蓄積される。

【り182】負荷20に差電圧(Vs)を印加して維持 放電を行った後は、走査電極Y側において、スイッチS **W5** をOFFにして弯圧(- V s / 2)の供給を遮断 した後、スイッチSW4'をONとする。これにより、 **走査電極Yに対する60加電圧をグランドレベルに戻す。** さらに、スイッチSW2°をOFFにした後、スイッチ SW1, SW3 &ONKt oo. COLE, X177 SW4 はON、スイッチSW5 はOFFに維持した ままである。

【0183】とれにより、走査電極Y側では、第3の信 号ラインOUTA の電圧が、スイッチSW1 を介し で与えられる電圧レベル (+Vs/2)となる。そし で、との第3の信号ラインOUTA、の電圧(+Vs/ 2) が、スイッチSW41 を介して出力ラインOUT C'に出力され、負荷20に印加される。このとき、共 通電極X側には正の弯圧(+Vs/2)が印加されたま まなので、負荷20の両電極X, Yは同電位となる。 【0184】次に、危査電極Y側において、スイッチS

W4'をOFFにして弯圧(+Vs/2)の供給を遮断 した後、スイッチSW5"をONとすることにより、走 査電極Yに対する印加電圧をグランドレベルに戻す。

【0185】一方、共通電極X側では、走査電極Y側で「50」することができる。また、電解コンデンサC4が容置と

スイッチSW4、がOFFになるのと同期して、スイッ FSW4をOFFとする。このとき、スイッチSW5も OFFとなっているので、共通電極Xはハイインビーダ ンスの状態となる。このようにすることにより、共通電 極X側の弯圧は、負荷20の容置の作用によって、定査 電極丫側の弯圧に追従してグランドレベルまで下がって くる。

40

【1)186】このようにして走査電極Y側に負の電圧 (-Vs/2)を印加するとともに、共通電極X側に正 の電圧(+Vs/2)を印加し、両電極X, Yの電圧を グランドレベルに戻した後は、これと逆のスイッチング 制御を引き続いて行う。これにより、走査電極Y側に正 の電圧(+Vs/2)を印触するとともに、共通電極X 側に負の弯圧(-Vs/2)を印加する。以降同様の制 御が交互に繰り返されていく。

【0187】図22は、上記図13に示した電極X, Y に対する駆動波形を生成するための各スイッチSW!~ SW5, SW1'~SW5'の制御に関する他の例を示 すタイムチャートである。なお、この図22に示す例 ONとなったスイッチSW4を介して出力ラインOUT 20 は、上記図21に示した例とほぼ同様である。違いは、 スイッチSW5、SW5 をONにするタイミングのみ である。

> 【0188】すなわち、図21の例では、電極X、Yに 差電圧(Vs)を印加して維持放電を行った後、共通電 極XのスイッチSW4, SW5をOFFにして共通電極 X側をハイインビーダンスとし、走査電極Y側の電圧降 下に追従して共通電極X側の印加電圧を(-Vs/2) に下げるようにしていた。これに対して、図22の例で は、走査電極Y側のスイッチSW41、SW51をOF 30 下にして走査電極Y側をハイインピーダンスとし、共通 電極X側の電圧降下に追従して走査電極Y側の印刷電圧 を (- V s / 2) に下げるようにする。

> 【0189】図23は、第1の実施形態による駆動装置 の他の構成例を示す図である。この図23において、図 2あるいは図5に示した符号と同一の符号を付したもの は、同一の機能を有するものであるので、重複する説明 は省略する。なお、図23では、代表として走査電極Y 側の構成のみを詳細に示しているが、共通電極X側の電 源回路43およびドライバ回路44にも、走査電極Y側 40 の電源回路4.3 およびドライバ回路4.4 とほぼ同様 の構成が備えられている。

【①190】本実施形態では、電荷蓄積用のコンデンサ として、走査電極Y側にC4, C5の2つのコンデンサ を用いている点で、1つのコンデンサC4のみを用いて いる図5の例と異なっている。例えば、一方のコンデン サC4には電解コンデンサを用い、他方のコンデンサC 5にはフィルムコンデンサを用いる。このように、 電解 コンデンサC4の他にフィルムコンデンサC5も用いる ことにより、高周波領域においても安定的な動作を実現

して機能しにくい低温状態のときにも、フィルムコンデ ンサC5によって動作を補完することができる。なお、 1つのコンデンサC4のみを用いる図5の例の場合、当 該コンデンサC4はフィルムコンデンサと電解コンデン サの何れを用いても良い。

41

【0191】図24は、上記図23のように模成した躯 動装置による維持放電期間における駆動波形の詳細例を 示すタイムチャートである。なお、この図24におい て、第3の信号ラインOUTA、第4の信号ラインO UTB'、出力ラインOUTC'の駆動波形中で二重線 19 によって示した部分は、ローインピーダンスの期間、ず なわち、スイッチSW1 ~SW5 の何れかがONと なっている期間である。

【0192】3つのスイッチSW1、~SW3、のスイ ッチング動作によって、第3の信号ラインOUTA の 電圧を正の電圧(+Vs/2)とグランドレベルとの間 でスイングさせるとともに、第4の信号ライン〇UT B'の電圧をグランドレベルと負の電圧 (-Vs/2) との間でスイングさせること、更に第1、第2の信号ラ インOUTA'、OUTB'に印加された上記電圧を2 つのスイッチSW41, SW51のスイッチング動作に よって出力ラインOUTC」に選択的に出力すること は、上述した通りである。よって、ここではその詳しい 説明は省略する。

【0193】この図24で注目したいのは、3つのスイ ッチSW1~~SW3~のスイッチング動作によって第 1および第2の信号ラインOUTA'、OUTB'の弯 圧を固定した後に、スイッチSW4'またはスイッチS W5°をONとしている点である。すなわち、この図2 4に示すタイムチャートでは、負荷20に対して実際に 弯圧を印加するタイミングは、スイッチSW41. SW 5°をONにするタイミングによって決めている。

【0194】図25は、上記図23のように構成した躯 動装置による維持放電期間における駆動波形の他の例を 示すタイムチャートである。この図25で注目したいの は、3つのスイッチSW1、~SW3、のスイッチング 動作によって第1および第2の信号ラインOUTA\*, OUTB の電圧を固定する前に、あらかじめスイッチ SW4° またはスイッチSW5° をONとしている点で ある。

【0195】とのようにすることにより、3つのスイッ チSW1 ~SW3 のスイッチング動作によって第1 および第2の信号ラインOUTA、OUTB、に上記 電圧を出力した瞬間に、その何れかの電圧を負荷20に 対して直ちに印触することができる。よって、スイッチ SW1 ~SW5 の何れもOFFとなっている無駄な 期間を少なくすることができ、図24が示す動作より動 作の高速化を図ることができる。

【1)196】(第2の実施形態)次に、本発明の第2の 実施形態について説明する。図26は、第2の実施形態 50 の他の構成例を示す図である。この図27において、図

による駆動装置の構成例を示す図である。なお、この図 26において、図2に示した駆動装置と同様の機能を有 する部分には同一の符号を付し、重複する説明は省略す

【0197】上記図2に示した駆動装置では、スイッチ SW4はドライバ回路44内に備えられ、電源回路43 内のコンデンサClの両端にスイッチSW5と共に直列 に接続されていた。これに対して、図26に示す第2の 実施形態では、スイッチSW4は電源回路43内に備え られ、コンデンサClの一方の幾子と第1の信号ライン OUTAとの間に接続される。その他の構成は図2と同 じである。

【0198】との図26に示す構成において、出力ライ ンOUTCを介して負荷20に正の電圧(+Vs/2) を印加しながらコンデンサClに電荷を蓄積するとき に、スイッチSW1、SW3、SW4をONにすること は第1の実施形態と同様である。また、コンデンサC1 に整積された電荷を利用して出力ラインOUTCを介し て負荷20に負の電圧(-Vs/2)を印加するとき に、スイッチSW2、SW5をONにすることも第1の 実施形態と同様である。その際の共通電極Xおよび走査 電極Yに対する印加電圧の駆動波形は、第1の実施形態 で説明したのと同様に様々なパターンを適用することが 可能である。

【0199】とのように構成した第2の実施形態によれ は、負荷20に電圧を印刷するときに電流がスイッチを 経由することによる弯圧ドロップの総計を少なくするこ とができ、電力ロスを抑制することができる。すなわ ち、負荷20に正の弯圧(+Vs/2)を印加するとき に、第1の実施形態の場合はスイッチSW1、SW4の 2つのスイッチを電流が経由するのに対して、第2の実 施形態では、1つのスイッチSW1を経由するだけで出 カラインOUTCを介して正の弯圧(+Vs/2)が負 前20に印加される。したがって、スイッチ1個分だけ 電圧ドロップを少なくすることができる。

【0200】また、上記図26では、電源回路43、ド ライバ回路44は共に、PDPが値える全ての表示ライ ンに共通な回路として模成する場合を示しているが、ド ライバ回路44については、後述する第8および第9の 40 実施形態のように、これを各豪示ライン毎にそれぞれ婚 えたLSI構成とすることも可能である。このようにド ライバ回路44をLS!構成とした場合、第1の実施形 態では各表示ライン毎に2つのスイッチSW4、SW5 が必要になるが、第2の実施形態では、各表示ラインに 必要なスイッチはスイッチSW5の1個だけで良く、ス イッチ総数を大幅に少なくすることができる。これによ り、回路規模を小さくすることができるとともに、コス トを抑えることができるようになる。

【0201】図27は、第2の実施形態による駆動装置

特許3201603

43

23に示した符号と同一の符号を付したものは、同一の 機能を有するものであるので、重複する説明は省略す る。

【0202】この図27の例では、スイッチSW4 は 電源回路43°内に備えられ、コンデンサC4、C5の 各一方の端子と第3の信号ラインOUTA との間に接 続されている。これにより、3つのスイッチSW1 , SW4<sup>1</sup>, SW2<sup>1</sup> が弯圧 (Vs/2) の弯瀬ラインと グランドとの間に直列に接続される。その他の構成は図 23と同じである。

【0203】図28は、上記図27のように構成した躯 動装置による維持放電期間における駆動波形の詳細例を 示すタイムチャートである。5つのスイッチSW1~~ SW5 のスイッチング制御によって正または負の常圧 (±Vs/2)を出力ラインOUTC に交互に印加す る墓本的な動作は、上述した第1の実施形態と同様であ る。よって、ここでは詳しい説明は省略する。

【0204】との図28で注目したいのは、正の電圧 (+Vs/2)を出力ラインOUTC に出力する際に するのであるが、スイッチSW3 をONにするタイミ ングを、スイッチSW1'、SW4' をONにするタイ ミングよりも明示的に早くしている点である。

【0205】複数のスイッチを同時に切り替えるように 制御した場合、素子の製造バラツキなどを含む様々な要 因によって当該複数のスイッチが鴬に同時にスイッチン グされるとは限らず、多少の時間差を生じることがあ る。との場合、スイッチSW3 のONになるタイミン グが、スイッチSW11、SW41のONになるタイミ ッチS♥3.がONになるタイミングが遅れると、回路 がうまく動作しないことがある。そのため、この図28 の例では、スイッチSW3'をONにするタイミングを 明示的に早くし、回路が安定的に動作すること保証して いる。

【0206】なお、この図28の例では、負の電圧(-Vs/2)を出力ラインOUTC に出力するために2 つのスイッチS $W2^+$ , S $W5^-$ をONにする際にも、 スイッチSW2 をONにするタイミングをスイッチS W6 をONにするタイミングよりも明示的に早くして 40 機能を有するものであるので、重復する説明は省略す

【0207】(第3の実施形態)次に、本発明の第3の 実施形態について説明する。図29は、第3の実施形態 による駆動装置の模成例を示す図である。なお、この図 29において、図2に示した駆動装置と同様の機能を有 する部分には同一の符号を付し、重複する説明は省略す る。

【0208】上記図2に示した駆動装置では、スイッチ SW5はドライバ回路4.4内に備えられ、電源回路4.3 内のコンデンサClの両端にスイッチSW4と共に直列 50 に接続されていた。これに対して、図29に示す第3の 実施形態では、スイッチSW5は電源回路43内に備え られ、コンデンサClの他方の鑷子と第2の信号ライン OUTBとの間に接続される。その他の模成は図2と同 じである。

44

【0209】との図29に示す模成において、出力ライ ンOUTCを介して負荷20に正の電圧(+Vs/2) を印刻するときには、例えば、スイッチSW1、SW4 をONにする。また、コンデンサC1に蓄積された電荷 10 を利用して出力ラインOUTCを介して負荷20に負の 弯圧(−Vs/2)を印刻するときには、スイッチSW 2. SW5をONにする。その際の共通電極Xおよび走 査電極Yに対する印加電圧の駆動波形は、第1の実施形 騰で説明したのと同様に様々なパターンを適用すること が可能である。

【0210】このように構成した第3の実施形態によれ は、負荷20の容置に蓄積された電荷を放電するタイミ ングにおいて、電流がスイッチを経由することによる弯 圧ドロップの総計を少なくすることができ、電力ロスを 3つのスイッチSW1.、SW3.、SW4.をONに 20 抑制することができる。すなわち、負荷20に印鮑され た正の電圧(+ V s / 2)をグランドレベルに戻すため に、負荷20に整備された電荷をグランドに後す際、第 1の実施形態の場合はスイッチSW5、SW3の2つの スイッチを電流が経由する。これに対し、第3の実施形 騰では、1つのスイッチS₩3を経由するだけで放電を 行うことができる。したがって、第1の実施形態と比べ てスイッチ 1 個分だけ電圧ドロップを少なくすることが できる。

【0211】また、後述する第8および第9の実施形態 ングよりも早い方にずれるのであれば良いが、遊にスイー36 のように、ドライバ回路44をLSI構成とした場合、 第1の実施形態では各表示ライン毎に2つのスイッチS W4、SW5が必要になるが、第3の実施形態では、各 表示ラインに必要なスイッチはスイッチSW4の1個だ けで良く、スイッチ総数を大幅に少なくすることができ る。これにより、回路規模を小さくすることができると ともに、コストを抑えることができるようになる。

> 【0212】図30は、第3の実施形態による駆動装置 の他の構成例を示す図である。この図30において、図 23に示した符号と同一の符号を付したものは、同一の

【0213】この図30の例では、スイッチSW5 は 電源回路43°内に備えられ、コンデンサC4、C5の 各他方の端子と第4の信号ラインOUTB、との間に接 続されている。その他の構成は図23と同じである。

【0214】図31は、上記図30のように模成した躯 動装置による維持放電期間における駆動波形の詳細例を 示すタイムチャートである。5つのスイッチS♥1~~ SW5 のスイッチング副御によって正または負の電圧 (±Vs/2)を出力ラインOUTC に交互に印加す

45 る基本的な動作は、上述した第1の実施形態と同様であ る。よって、ここでは詳しい説明は省略する。

【0215】との図31で注目したいのは、スイッチS W1', SW4'をONにして正の電圧(+Vs/2) を負荷20に印触する際に、スイッチSW31、SW 5' はONとせず、正の電圧 (+Vs/2) の印加によ って負荷20に蓄積された電荷を放電して印加電圧をグ ランドレベルに戻す際に、当該スイッチSW31、SW 5°をONにしている点である。この図31の例では、 スイッチSW3' がONとされるまでスイッチSW1' をONの状態に維持することにより、負荷20の電荷を 放電するタイミングでコンデンサC4、C5に電荷を蓄 補するようにしている。このようにすることにより、各 スイッチSW1、~SW5、の切り替えを無駄なくより 効率的に行うととができる。

【0216】また、この図31の例では、スイッチSW 1' をONにするタイミングを、スイッチSW4' をO Nにするタイミングよりも明示的に早くしている。これ は、図28で説明した第2の実施形態と同様に、スイッ チSW1 , SW4 の切り替えタイミングを同時とは 20 せず、スイッチSWl をONにするタイミングを明示 的に早くすることで、回路が安定的に動作できるように しているものである。

【1)217】なお、この図31の例でも、負の選圧(-1Vs/2)を出力ラインOUTC、に出力するために 2つのスイッチSW21、SW51をONにする際に も、スイッチSW2 をONにするタイミングをスイッ チSW5 をONにするタイミングよりも明示的に早く している。

【()218】 (第4の実施形態) 次に、本発明の第4の 真能形態について説明する。図32は、第4の実能形態 による駆動装置の構成例を示す図である。なお、この図 32において、図2に示した駆動装置と同様の機能を有 する部分には同一の符号を付し、重複する説明は省略す る。

【0219】図32に示す第4の実施形態では、図2に 示した構成に加え、オフセット回路45を更に備えてい る。オフセット回路45は、グランドからオフセット電 圧Vbpの電源およびスイッチSW6を介して第1の信 号ラインOUTAに接続される構成と、グランドからオー フセット電圧Vbnの電源およびスイッチSW?を介し て第1の信号ラインOUTAに接続される模成とを備え

【0220】とのような構成により、スイッチS♥6が ONのときは、オフセット回路45から正の電圧(+V りp)が第1の信号ラインOUTAに出力される。ま た、スイッチSW7がONのときは、オフセット回路4 5から負の電圧 (-Vbn) が第1の信号ラインOUT Aに出力される。したがって、このオフセット電圧(+ Vbpまたは-Vbn)を利用した電圧を第1の信号ラ 50 Yに電圧(-Vs/2)を印加する回路とを更に設けた

インOUTAから出力ラインOUTCを介して負荷20 に印創することができる。また、このオフセット電圧を 利用してコンデンサClに整備されている電荷に応じた 弯圧(V s / 2 ) 分だけオフセット電圧レベル (+ V b pあるいは-Vbn)から下がった電位を第2の信号ラ インOUTBに設定し出力ラインOUTCを介して負荷 20に弯圧を印加することもできる。

46

【0221】このように第4の実施形態によれば、オフ セット回路45を設けるととにより、第1の信号ライン 1G OUTAや第2の信号ラインOUTBに(±Vs/2) 以外の弯圧をも出力するととができ、負荷20に印加す る電圧の自由度を高めることができる。例えば、維持放 電期間以外で使用する電圧をこのオフセット回路45に よって作ることも可能である。

【0222】図33は、第4の実施形態による駆動装置 の他の構成例を示す図である。この図33において、図 23および図32に示した符号と同一の符号を付したも のは、同一の機能を有するものであるので、重複する説 明は省略する。この図33の例では、上述した共通電極 X側のオフセット回路45と同様に構成されたオフセッ ト回路45 を走査管極丫側に備えている。

【り223】図34は、上記図33のように構成した躯 動装置による維持放電期間における駆動波形の詳細例を 示すタイムチャートである。ここでは特に、オフセット 回路45°のスイッチSW6°, SW7°をONとした ときに第1ねよび第2の信号ラインOUTA1、OUT B'に出力される電圧の様子を示している。

【0224】図34に示すように、第3の信号ライン〇 UTA の電圧がグランドレベル、第4の信号ラインO UTB の電圧が (-Vs/2) のときに、オフセット 回路45 のスイッチSW6 をONにすると、第3の 信号ラインOUTA の電圧は(+Vbp)、第4の信 号ラインOUTB の電圧は(-Vs/2+Vbp)に 遷移する。また、その後スイッチSW6°をOFFにし てスイッチSW? をONにすると、第3の信号ライン OUTA の電圧は(-Vbn)、第4の信号ラインO UTB の電圧は (-Vs/2-Vbn) に遷移する。 【り225】何れにしても、第3の信号ライン〇UT A、と第4の信号ラインOUTB、との間の電位差は、

意に (-Vs/2) に保たれている。なお、図32ある いは図33に示す構成において、共通電極Xおよび危査 電極Yに対する印加電圧の駆動波形は、第1の実施形態 で説明したのと同様に様々なパターンを適用することが 可能である。

【0226】(第5の実施形態)次に、本発明の第5の 実施形態について説明する。第5の実施形態は、上述の 第1~第4の実施形態で示した回路に対して、リセット 期間中に走査電極Yに書き込み電圧Vw° (= Vs/2) +Vw〉を印加する回路と、アドレス期間中に走査電極

ものである。

【り227】図35は、第5の実施形態による駆動装置の具体的構成例を示す図である。この図35は、第1の実施形態で示した回路を更に応用したものであり、図5に示した符号と同一の符号を付したものは、同一の機能を育するものであるので、重複する説明は省略する。また、ここでは侵宜上、電荷整備用の電解コンデンサとフィルムコンデンサとを合わせたものをC1、C4と記している。

47

【り228】との図35に示す例では、走査電極Y側に、書き込み電圧Vw'(=Vs/2+Vw)を印加する回路を設けている。すなわち、書き込み電圧を生成するためのVwの電源ラインと第4の信号ラインOUTB'との間にスイッチSW9'を設けている。とのスイッチSW9'は、抵抗R1を含んでいる。

【り229】さらに、走査電極Y側には、以上の構成の他に、3つのトランジスタTr21、Tr22、Tr23と、2つのダイオードD16, D17とを見に備えている。トランジスタTr21は、これがONとなることにより、これに接続された抵抗R2の作用によって、走査電極Yに印削するパルス電圧の波形を鈍らせるためのものである。このトランジスタTr21と抵抗R2は、スイッチSW5」と並列に接続されている。

【0230】また、トランジスタTr22、Tr23は、アドレス期間中にスキャンドライバ31°の両端に(Vs/2)の電位差を与えるためのものである。すなわち、維持放電期間中にはスイッチSW2°、SW5°がONとなるととにより、コンデンサC4に蓄積されていた電荷に応じてスキャンドライバ31°の上側の電圧が(-Vs/2)となるが、スキャンドライバ31°ののダイオードの作用によってスキャンドライバ31°の下側の電圧も(-Vs/2)となり、スキャンドライバ31°の両端に(Vs/2)の電位差を与えることができない故である。

【0231】これに対し、アドレス期間中には、スイッチSW2 およびトランジスタTr22がONとなることによってスキャンドライバ31 の上側の電圧がグランドレベルとされる。また、このときトランジスタTr23がONとなることによって、コンデンサC4に善請されていた電荷に応じて第4の信号ラインOUTB に 40出力された負の電圧(-Vs/2)がスキャンドライバ31 の下側に印加され、スキャンドライバ31 によってスキャンパルス出力時には、走査電極Yに負の電圧(-Vs/2)を印加することが可能となる。

【①232】また、一方のダイオードD16は、共通電極Xに正の電圧(+Vs/2)を印加するタイミングでスキャンドライバ31 からグランドに電流を流すときに利用される。スキャンドライバ31 からグランドに電流を流す経路としては、スイッチSW2 をONにして流す経路と、スイッチSW3 、SW5 をONにし 50

て流す経路とが存在するが、スイッチSW2 側の経路 の途中にダイオードD16を設けることにより、スイッチSW2 を介してグランドに電流を流すようにしている。このように構成することにより、スイッチを経由することによる電圧ドロップの終計を少なくすることができ、電力ロスを抑制することができる。

【り233】また、もう一方のダイオードD17は、共通電極Xに印加されている正の電圧(+Vs/2)をグランドレベルに戻すタイミングでグランドからスキャン10 ドライバ31 に電流を流すときに利用される。グランドからスキャンドライバ31 に電流を流す経路としては、スイッチSW3、第4の信号ラインOUTB およびダイオードD17を経由する経路と、スイッチSW2、第3の信号ラインOUTA およびスイッチSW4 を経由する経路とがあるが、ダイオードD17を設けてこの経路で電流を流すようにすることにより、経由するスイッチの段数を少なくして電圧ドロップの総計を少なくすることができる。

いる。トランジスタTr21は、これがONとなること 【0234】図36は、上記図35のように構成した躯により、これに接続された抵抗R2の作用によって、走 20 動装置による走査電極丫側の駆動波形を示すタイムチャ 査電極丫に印刷するパルス電圧の波形を鈍らせるための ートであり、1サブフィールドのうちリセット期間と維ものである。このトランジスタTr21と抵抗R2は、 特放電期間のみを示している。

【0235】との図36に示すように、リセット期間においては、スイッチSW1、、SW3をONにしてコンデンサC4に電圧(Vs/2)に応じた電荷を整備した後、スイッチSW1、SW3をOFFにし、スイッチSW4を共にスイッチSW9をONとすることにより、第3の信号ラインOUTAで発圧が、コンデンサC4の発圧(Vs/2)と第4の信号ラインOUTBの発圧Vwとを加算した発圧レベルまで引き上げられる。そして、その程圧(Vs/2+Vw)が負荷20の走査電極Yに印加される。このとき、スイッチSW9、内に設けられた抵抗R1の作用により、図36のように電圧は徐々に上昇していく。

【0236】また、このとき共通電極Xに負の電圧(-Vs/2)を印加することにより、共通電極Xと走査電 極Yとの電位差が(Vs+Vw)となり、図101のリセット期間に示した全面書き込みパルスと同じ電位差を 共通電極Xと走査電極Yとの間にかけることができる。 この場合、スイッチSW9)の素子に印加される電圧は 最大でもVwである。したがって、この素子の耐圧はV wとすれば良く、従来の耐圧に比べて格段に低く抑える

【0237】また、第3の信号ラインOUTA、と第4の信号ラインOUTB、との間の弯圧および第1の信号ラインOUTBとの間の弯圧は、第にVs/2以下であるため、スイッチSW4、SW5、スキャンドライバ31、の耐圧はVs/2以上であれば良い。したがって、低耐圧回路にて全面書き込みパルスの電圧(Vs+V

ことができる。

w)を共通電極Xおよび走査電極Y間に印加することが 可能となり、製造コストの低減を実現することができ る。

49

【0238】一方、維持放電期間においては、スイッチ SW9 はONとせず、その他のスイッチSW1 ~S W5 をこれまでの実施形態と同様に副御することによ り、正負の弯圧(± V s / 2)を負荷20の定査電極Y に交互に印加する。

【0239】図37は、第5の実施形態による駆動装置 の他の具体的構成例を示す図である。なお、この図37 19 において、図35に示した符号と同一の符号を付したも のは、同一の機能を有するものであるので、重複する説 明は省略する。

【0240】との図37に示す例では、走査電極Y側 に、電圧Vw'を印加する回路を設けている。すなわ ち、電圧Vwiの電源ラインと第4の信号ラインOUT B'との間にスイッチSW9'を設けている。この電源 電圧Vw は、電圧(Vs/2)よりも大きな電圧であ る。例えば、リセット期間において負荷20に印加する 全面書き込みバルスの電圧(Vs/2+Vw)と同じ電 20 できる。 圧値とする。このように構成した場合において、負荷2 ①に電圧Vw を印加する場合は、スイッチSW9 を ONとすることにより、トランジスタTr23と並列に 設けられたダイオードD17およびスキャンドライバ3 1 内のダイオードの経路を通して電圧Vw を印加す る。この電圧Vwiの印刷時は、走査電極Yでは、スイ ッチSW9 以外のスイッチは全てOFFとする。

【0241】図38は、上記図37のように構成した躯 動装置によるPDPの駆動波形を示すタイムチャートで あり、1フレームを構成する複数のサブフィールドのう。 ちの1サブフィールド分を示している。なお、この図3 8は、直前のサブフィールドの処理において、共通電極 X側のコンデンサC1、走査電極Y側のコンデンサC4 に電圧 (Vs/2)分の電荷が蓄積されているものとし て説明している。

【0242】リセット期間においては、まず、共通電極 X側のスイッチSW2、SW5がONとなり、スイッチ SW1, SW3, SW4がOFFとなる。これにより、 第2の信号ラインOUTBの電圧が、コンデンサC1に 蓄積されている電荷に応じて(-Vs/2)に引き下げ 49 られる。そして、その弯圧 (-Vs/2) がスイッチS W5を介して出力ラインOUTCに出力され、負荷20 の共通電極Xに印加される。

【0243】一方、走査電極Y側では、スイッチSW 9' がONとなり、スイッチSW1'~SW4' はOF Fとなる。これにより、第4の信号ラインOUTB の 電圧が、スイッチSW9 を介して与えられる電圧V w' (= V s / 2 + V w) のレベルまで引き上げられ る。そして、その電圧Vw<sup>\*</sup> がダイオードD17とスキ

OUTC に出力され、負荷20の走査電極Yに印加さ

50

【0244】これにより、共通電極Xと走査電極Yとの 電位差が (Vs+Vw) となり、図101のリセット期 間に示した全面書き込みパルスと同じ電位差を共通電極 Xと走査電極Yとの間にかけることができる。この場 台、スイッチSW9 の素子に印加される弯圧は最大で  $6VW^{T} = (Vs/2 + Vw)$  である。したがって、こ の素子の耐圧は (Vs/2+Vw) とすれば良く、従来 の耐圧に比べて低く抑えることができる。

【0245】また、第3の信号ラインOUTA と第4 の信号ラインOUTB、との間の電圧および第1の信号 ラインOUTAと第2の信号ラインOUTBとの間の電 圧は、 常にVs/2以下であるため、スイッチSW 4', SW5', SW4, SW5, スキャンドライバ3 1'の耐圧はVs/2以上であれば良い。したがって、 低耐圧回路にて全面書き込みパルスの電圧 Vw = (V s+Vw)を共通電極Xおよび走査電極Y間に印加する ことが可能となり、製造コストの低減を実現することが

【0246】とのリセット期間では、スイッチSW91 をONにして走査管極Yに対して印刷する管圧は、抵抗 R1の作用によって、印加電圧が時間経過と共に連続的 に変化するような波形(これを鈍波と呼ぶ)としてい る。このような鈍波を印加すると、鈍波の立ち上がり中 のパルス電圧が放電電圧に達したセルから順次放電が行 われるため、実質的に各セルには、最適電圧(放電開始 弯圧にほぼ等しい弯圧) が印加されたことになる。

【0247】なお、時間経過に対して印加電圧が徐々に 変化するパルスとして、単位時間当たりの変化率が徐々 に変化する鈍波を印加するようにしても良いし、単位時 間当たりの変化率が一定の三角波等を印加するようにし でも良い。

【0248】次に、共通電極X側のスイッチSW5をO FFにし、スイッチSW4をONにして、共通電極Xの 電圧をグランドレベルにする。一方では、走査電極丫側 のスイッチSW9 をOFFにし、スイッチSW1. SW31、SW51をONにして、走査管極Yの電圧を グランドレベルに戻す。その後、共通電極X側のスイッ チSW2, SW5をOFF. スイッチSW1, SW3, SW4をONとするとともに、定査電極Y側のスイッチ SW1', SW3', SW4', SW5', SW9'&. OFF、スイッチSW2'. トランジスタTr21をO Nとする。

【0249】これにより、共通電極Xに対する印加電圧 がグランドレベルから (Vs/2) まで引き上げられる とともに、走査電極Yに対する印加電圧が(-Vs/ 2) に下げられる。このとき、トランジスタTェ21を ONにすることによって、図38のように電圧は徐々に ャンドライバ31 内のダイオードを介して出力ライン 50 下降していく。これにより、全セルにおいて壁電荷自身

の電圧が放電開始電圧を越えて放電が開始される。この ときも鈍波の印加によって微弱放電が行われ、蓄積され ていた壁電荷が一部を除いて消去される。

51

【0250】なお、共通電極Xに対する印加電圧についても、共通電極X側のスイッチSW5と並列に上記トランジスタTr21および抵抗Rと同様の構成を設ければ、グランドレベルから(-Vs/2)レベルまで電圧が連続的に下降していくようにすることが可能である。【0251】次に、アドレス期間においては、表示データに応じて各セルのON/OFFを行うために、線順次でアドレス放電が行われる。このとき、共通電極X側では、スイッチSW1、SW3、SW4がONとなり、スイッチSW2、SW5がOFFとなることにより、第1の信号ラインOUTAの電圧が、スイッチSW1を介して与えられる電圧(Vs/2)まで引き上げられる。そして、その電圧(Vs/2)がスイッチSW4を介して出力ラインOUTCに出力され、負荷20の共通電極Xに印加される。

【0252】また、ある表示ラインに相当する走査管極 Yに電圧を印加するときは、スイッチSW2 およびト 20 ランジスタTr22がONとなることによってスキャン ドライバ31 の上側の電圧がグランドレベルとされ る。また、このときトランジスタTr23がONとなる ことによって、コンデンサC4に蓄積されていた電前に 応じて第4の信号ラインOUTB」に出力された負の電 圧(-Vs/2)がスキャンドライバ31 の下側に印加され、これによって級順次により選択された走査管極 Yには(-Vs/2)レベル、非選択の走査電極Yには グランドレベルの電圧が負荷20の走査電極Yに印加される。

【り253】このとき、各アドレス電極A1~Am中の維持放電を起こすセル、すなわち点灯させるセルに対応するアドレス電極Ajには、電圧Vaのアドレスパルスが選択的に印面される。この結果、点灯させるセルのアドレス電極A」と線順次で選択された走査電極Yとの間で放電が起こり、これをプライミング(種火)として共通電極Xと走査電極Yとの放電に即移行する。これにより、選択セルの共通電極Xおよび走査電極Yの上のMgの保護膜面に、次の維持放電が可能な量の壁電荷が蓄積される。

【0254】とこで、アドレス電極A」と走査電極Yとの間での放電は、その電極間の電位差(Va+Vs/2)によって起勤し、従来の電位差(Va+Vy)よりも低い電圧によって放電を開始させることが可能である。これは、リセット期間において上述のように純液を印加し、微明放電を行うことによって、走査電極Y上の壁電荷を完全には消去せず、壁電荷をある程度乗しておくととによって調整している。つまり、この残留壁電荷分と実際の印加電圧とで放電開始電圧に達すると、放電を開始させることができる。

【0255】そのため、本実施形態の駆動装置によれば、従来のようにアドレス期間中に電圧-Vyを発生させるための電源が不要となる。よって、図102に示したような電圧-Vyの電源ラインを切り離すためのトランジスタTで14等のスイッチ回路も不要となる。さらに、図38と図101を比べれば明らかなように、本実施形態の駆動装置においては、アドレス期間中に非選択パルスの電圧-Vscを発生させるための電源も不要であり、その分回路構成を単純化することができる。

【0256】その後、維持放電期間になると、共通電極 Xと各表示ラインの定査電極Yとに互いに位相の異なる 電圧(+Vs/2, -Vs/2)が交互に印加されて維 特放電が行われ、1サブフィールドの映像表示が行われ る。

【0257】この維持放電期間中において、アドレス電極A1~Amの電位は、グランドレベルに維持される。通常、維持放電期間中にアドレス電極A1~Amは、共通電極Xと走査電極Yとの中間電位に設定するのが望ましい。そのため、従来の駆動装置では、図101に示す。ように、両電極X, Yへの印加電圧Vsの中間電位である(Vs/2)にアドレス電極A1~Amの電位を設定する必要があった。これに対して、本実施形態では、両電極X, Yの中間電位はグランドレベルであるため、アドレス電極A1~Amの電位を(Vs/2)に持ち上げる必要がなく、そのための回路も設けなくて済むようになる。

【り258】図39は、第5の実施形態による駆動装置の他の具体的構成例を示す図である。なお、この図39において、図37に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重複する説明は省略する。

【0259】上記図37の例では、電圧Vw を印加する回路を走査電極Y側に設けていた。これに対して図39に示す例では、共通電極X側において、第1の信号ラインOUTAと出力ラインOUTCとの間に抵抗R3付きのスイッチSW10を設けるとともに、第1の信号ラインOUTAとグランドとの間に抵抗R4付きのスイッチSW11および電圧Vwnの電源を設けている。

【0260】スイッチSW10をONとすることによ 40 り、負荷20の共通電極Xには正の電圧(+Vs/2) が抵抗R3の作用によって徐々に印創されていく。ま た、スイッチSW11をONとすることにより、負荷2 ①の共通電極Xには負の電圧(-Vwn)が抵抗R4の 作用によって徐々に印加されていく。

【0261】図40は、上記図39のように構成した駆動装置による共通電極X側の駆動波形を示すタイムチャートであり、1サブフィールドのうちリセット期間と維持放電期間のみを示している。

【0262】との図40に示すように、リセット期間に 50 おいては、まずスイッチSW11をONとすることによ

特許3201603

53

り、負荷20の共通電極Xに負の電圧(-Vwn)を徐 々に印加していく。なお、このときスイッチSW2、S W5もONとすることにより、コンデンサC1に蓄積さ れている電荷を利用して電圧(-Vs/2)を足し込ん で- (Vwn+Vs/2)の弯圧を印刷することも可能 である。次に、スイッチSW11, SW5をOFF、ス イッチSW2、SW4をONにして、共通電極Xの電圧 をグランドレベルにする。次に、スイッチSW2、SW 4. SW5, SW11&OFF, スイッチSW1. SW 3. SW10をONとすることにより、負荷20の共通 10 電極Xに正の電圧 (+Vs/2) を徐々に印加してい

【0263】一方、維持放電期間においては、スイッチ SW10, SW11はONとせず、その他のスイッチS W1~SW5をこれまでの実施形態と同様に制御するこ とにより、正負の電圧(±Vs/2)を共通電極Xに交 互に印加する。

【0264】 (第6の実施形態) 次に、本発明の第6の 実施形態について説明する。第6の実施形態は、上述の 第1~第5の実施形態で示した回路に対して電力回収回 20 踏を更に設けたものである。

【0265】図41は、第6の実施形態による駆動装置 の具体的構成例を示す図である。なお、この図41で は、第5の実施形態と同様に、電圧(Vェ/2)以外の 電圧Vwを印加するための回路を共通電極X側および走 査電極Y側に備えており、維持放電期間だけでなく、リ セット期間およびアドレス期間に関する駆動を行うため の構成も表している。なお、図41において、図102 に示した符号と同一の符号を付したものは、同一の機能 を育するものである。

【0266】図41において、共通電極X側では、スイ ッチSW1, SW2は、電圧 (Vs/2) の電源ライン とグランド(GND)との間に直列に接続される。上記 2つのスイッチSW1, SW2の中間からはコンデンサ C1の一方の端子が接続され、このコンデンサC1のも う一方の端子とGNDとの間には、スイッチSW3が接 続される。

【0267】また、スイッチSW4、SW5は、上記コ ンデンサClの両端に直列に接続される。そして、これ ら2つのスイッチSW4、SW5の中間から負荷20の 40 共通電極Xが接続されるとともに、電力回収回路22が 接続されている。さらに、第2の信号ラインOUTB と、書き込み電圧Vwを発生する電源ラインとの間に は、抵抗R1付きのスイッチSW9が接続される。

【0268】図102に示した電力回収回路22は、負 荷20に接続されたダイオードD7、D8によってコイ ルし1, L2と負荷20の共通電極X(出力ラインOU TC)とが分離されていたが、図41に示す例では、ダ イオードD7、D8は設けていない。また、図102に 示した電力回収回路22では、コンデンサC2はグラン 50 に印加する電圧の絶対値をV、負荷20に電圧を印加す

ドに接続されていたが、図41に示す例では第2の信号 ラインOUTBに接続されている。

54

【0269】一方、走査電極丫側では、スイッチSW 11、SW21は、図1のA/D変換器42より発生さ れる電圧(Vs/2)の電源ラインとGNDとの間に直 列に接続される。これら2つのスイッチSW1'、SW 21 の中間からはコンデンサC4の一方の幾子が接続さ れ、このコンデンサC4のもう一方の端子とGNDとの 間には、スイッチSW3、が接続される。

【0270】また、コンデンサC4の一方の鑑子に接続 されたスイッチSW4 は、ダイオードD17のカソー ドと接続され、ダイオードD17のアノードとコンデン サC4のもう一方の蝎子が接続される。 コンデンサC4 のもう一方の端子に接続されたスイッチSW5 は、ダ イオードD16のアノードと接続され、ダイオードD1 6のカソードとコンデンサC4の一方の端子が接続され る。そして、ダイオードD17のカソードと接続される スイッチSW41、ダイオードD16のアノードと接続 されるスイッチSW5。のそれぞれの一端からスキャン ドライバ31 を介して負荷20が接続されるととも に、電力回収回路33が接続されている。さらに、第4 の信号ライン〇UTB゚と、書き込み電圧Vwを発生す る電源ラインとの間には、抵抗R 1、付きのスイッチS ₩9' が接続される。

【0271】図102に示した電力回収回路33では、 コンデンサC3はグランドに接続されていたが、図41 に示す例では第4の信号ラインOUTB に接続されて

【0272】さらに、走査電極Y側においては、以上の 30 構成の他に、3つのトランジスタTェ21~Tェ23 と、2つのダイオードD16、D17とを更に備える。 これらのトランジスタ下 r 2 1 ~ 丁 r 2 3 およびダイオ ードD16, D17の役割については第5の実施形態で 既に説明したので、ここでは重複する説明を省略する。 【0273】図42は、上記図41のように模成した躯 動装置によるPDPの駆動波形を示すタイムチャートで あり、1フレームを構成する複数のサブフィールドのう ちの1サブフィールド分を示している。この図42に示 す駆動波形は、上記図38に示した駆動波形とほぼ同様 であり、その違いはリセット期間および維持放電期間に おける波形のみである。したがって、ここではリセット 期間および維持放電期間について説明する。

【0274】なお、維持放電期間における共通電極X、 走査電極Yに対する60加電圧の波形が図38と図42で 異なっているのは、電力回収回路の有無による違いであ る。すなわち、図37の回路は電力回収回路を備えてい ないため、LIC共振は行われず、図38に示すような

【0275】ととで、負荷20の容量をCp、負荷20

る。

56

る際の周波数を引とおくと、図102に示した従来例では、負荷20に充放電する際の電力ロスは、2Cp・Vz・fで表される。これに対して、本実施形態おいては、負荷20に印加する電圧の絶対値は従来の1/2で良く、その代わりに負荷20に電圧を印加する際の周波数が2倍となるので、負荷20に充放電する際の電力ロスは、2Cp・(V/2)2・(2f)で表され、従来の半分に抑制することができる。したがって、特に電力回収回路を設けなくても、従来と比べて省電力化を実現することができるが、第6の実施形態のように電力回収 16回路を設ければ、更に省電力化を実現することができる。

55

【0276】図42において、リセット期間においては、まず、共通電極X側のスイッチSW2、SW5がONとなり、スイッチSW1、SW3、SW4、SW9がOFFとなる。これにより、第2の信号ラインOUTBの電圧が、コンデンサC1に蓄積されている電荷に応じて(-Vs/2)に引き下げられる。そして、その電圧(-Vs/2)がスイッチSW5を介して出力ラインOUTCに出力され、負荷20の共通電極Xに印加される。

【0277】一方、定査電極Y側では、スイッチSW  $1^*$ 、SW $4^*$ 、SW $9^*$ がONとなり、スイッチSW  $2^*$ 、SW $3^*$ 、SW $5^*$  はOFFとなる。これにより、出力ラインOUTC に電圧VwとコンデンサC 4 に整積された電荷による電圧  $\{V \text{ s}/2\}$  とを頻算した電圧を印加する。そして、その電圧  $\{V \text{ s}/2+V\text{ w}\}$ が負荷20の走空電極Yに印加される。このとき、スイッチSW $9^*$ 内の抵抗R  $1^*$ の作用により、電圧は徐々に上昇していく。

【0278】とれにより、共通電極Xと走査電極Yとの 電位差が(Vs+Vw)となり、図101のリセット期間に示した全面書き込みパルスと同じ電位差を共通電極 Xと走査電極Yとの間にかけることができる。

【0279】次に、各スイッチを適宜制御することにより、共通電極Xおよび走査電極Yの電圧をグランドレベルに戻した後、共通電極X側と走査電極Y側とで上述した状態とは逆の状態を作り出す。すなわち、共通電極X側のスイッチSW1、SW4、SW9をON、スイッチSW2、SW3、SW5をOFFとするとともに、走査40電極Y側のスイッチSW2、、SW5、をON、スイッチSW1、、SW3、、SW4、、SW9、をOFFとする。

【0280】これにより、共通電極Xに対する印加電圧がグランドレベルから(Vs/2+Vw)まで連続的に上昇していくとともに、走査電極Yに対する印加電圧が(-Vs/2)に落とされる。これにより、全セルにおいて壁電荷自身の電圧が放電開始電圧を越えて放電が開始される。このとき、純液の印加によって微弱放電が行われ、蓄積されていた壁電荷が一部を除いて消去され

【り281】なお、このリセット期間において、走査電極Yに対する印加電圧は、トランジスタTr21をONにすることによって、点線で示すようにグランドレベルから(-Vs/2)レベルまで連続的に下降していくようにしても良い。また、共通電極Xに対する印加電圧についても、共通電極X側のスイッチSW5と並列に上記トランジスタTr21および抵抗R2と同様の構成を設ければ、点線で示すようにグランドレベルから(-Vs/2)レベルまで連続的に下降していくようにすることが可能である。

【0282】図43は、上記図41に示した電方回収回 路22、33における電方回収の様子を示すタイミング チャートである。共通電極X側では、スイッチSW1、 SW3がONになって第1の信号ラインOUTAに正の 電圧(+Vs/2)が印加され、第2の信号ラインOU TBの電圧がグランドレベルとなっているとき、電力回 収回路22内のトランジスタTr3をONにすると、上 記コンデンサC2とグランドレベルの共通電極Xとの電 20 位差でコイルし1と負荷20の容置によりL-C共振が 行われ、コンデンサC2に回収されていた電荷がトラン ジスタTr3、ダイオードD3、コイルし1を通って負 荷20に供給される。

【0283】このとき、走査管極Y側では、スイッチSW2\*がONとなっていることにより、共通電極X側のスイッチSW3を介してコンデンサC2から共通電極Xに供給された電流は、走査電極Y側のスキャンドライバ31\*内のダイオードおよびダイオードD16を通り、第3の信号ラインOUTA\*、スイッチSW2\*を介してグランドへと供給される。このような電流の流れによって、共通電極Xの電圧は図43のように徐々に上昇していく。そして、この共振時に発生するピーク電圧の近傍においてスイッチSW4をONとすることにより、共通電極Xの電圧を(Vs/2)にクランプする。

【0284】次に、走査電極Y側において、電方回収回 路33内のトランジスタTrl5が更にONとされる。 これにより、コンデンサC3の電圧とグランドレベルの **走査電極丫の電圧との電位差により。コイルL3と負荷** 20の容置にてし-C共振が行われ、共通電極X側のス イッチSW3. コンデンサC1から第1の信号ラインO UTAを介してスイッチSW4を通して共通電極Xに供 給された電流が、走査電極Y側のスキャンドライバ3 1 内のダイオードおよび電力回収回路33内のダイオ ードD12を通り、更にトランジスタTr15. コンデ ンサC3、コンデンサC4、スイッチSW2 を介して グランドへと供給される。このような電流の流れによっ て、走査管極Yの管圧は図43のように徐々に下陸して いく。このとき、その一部の電荷をコンデンサ○3に回 収することができる。そして、この共振時に発生するビ 50 一ク電圧の近傍においてスイッチSW5 を更にONと

57 することにより、定査電極Yの電圧を(-Vs/2)に クランプする.

【り285】次に、この状態で、走査電極Y側において スイッチSW2、および電力回収回路33内のトランジ スタTrl6をONの状態にする。これにより、コンデ ンサC3の弯圧と走査弯極Yの弯圧(-Vs/2)との 電位差にてコイルし4と負荷20の容量によってし-0 共振が行われ、コンデンサC3に回収されていた電荷が トランジスタTェ16、ダイオードD13、コイルL4 およびスキャンドライバ31 内のダイオードを通り、 負荷20に供給される。

【0286】このとき、共通電極X側では、スイッチS W1. SW3. SW4がONとなっていることにより、 走査電極Y側のスイッチSW2 、コンデンサC4を介 してコンデンサC3から走査電極Yに供給された電流 は、共通電極X側のスイックSW4を通り、第1の信号 ラインOUTA. コンデンサC1、スイッチSW3を介 してグランドへと供給される。このような電流の流れに よって、走査電極Yの弯圧は図43のように徐々に上昇 近傍においてスイッチSW4 をONとすることによ り、走査電極Yの電圧をグランドレベルにクランプす

【り287】次に、共通電極X側において、スイッチS W1. SW3および電力回収回路22内のトランジスタ Tr4をONの状態にする。これにより、コンデンサC 2の電圧と共通電極Xの電圧(Vs/2)との電位差に てコイルL2と負荷20の容置によってL-C共振が行 われ、負荷20に蓄積された電荷は走査電極Y側のスイ ッチSW2 、SW4 、スキャンドライバ31 内の ダイオードを介して、共通電極X側における電方回収回 路22内のコイルL2、ダイオードD4を通り、更にト ランジスタTr4、コンデンサC2. スイッチSW3を 介してグランドへと供給される。このような電流の流れ によって、共通電極Xの電圧は図43のように徐々に下 降していく。このとき、その一部の電荷をコンデンサC 2に回収することができる。そして、この共振時に発生 するビーク電圧の近傍においてスイッチSW5をONと することにより、共通電極Xの電圧をグランドレベルに クランプする。

【0288】次に、共通電極X側のスイッチSW2, S W4をONとすることにより、第1の信号ラインOUT Aの電圧はグランドレベルに、第2の信号ラインOUT Bの電圧は負の電圧(-Vs/2)にされる。また、危 査電極Y側のスイッチSW1°, SW3°, SW5°を ONとすることにより、第3の信号ラインOUTA。の 毎圧は(+∀s/2)に、第4の信号ラインOUTB<sup>1</sup> の電圧はグランドレベルにスイングされる。

【0289】との状態で、走査電極Y側において、電力 回収回路33内のトランジスタTc16をONにする。

と、上記コンデンサC3の電圧と定査電極Yの電圧(+ Vs/2) との電位差にてコイルし4と負荷20の容置 によってL-C共振が行われ、コンデンサC3に回収さ れていた電荷がトランジスタTェ16、ダイオードD1 3. コイルL4. スキャンドライバ31 内のダイオー ドを介して負荷20に供給される。

58

【0290】とのとき、共通電極X側では、スイッチS W2、SW4がONとなっていることにより、走査電極 Y側のスイッチSW3 を介してコンデンサC3から走 10 査電極Yに供給された電流は、共通電極X側のスイッチ SW4を通り、第1の信号ラインOUTA、スイッチS ₩2を介してグランドへと供給される。このような電流 の流れによって、 走査電極Yの電圧は図43のように徐 々に上昇していく。そして、この共振時に発生するピー ク電圧の近傍においてスイッチSW4、を更にONとす るととにより、走査電極Yの電圧を(Vs/2)にクラ ンプする。

【り291】次に、共通電極X側において、スイッチS ₩2および電力回収回路22内のトランジスタTr4が していく。そして、この共振時に発生するピーク電圧の 20 ONの状態とされる。これにより、コンデンサC2の電 圧と共通電極器の電圧との電位差にてコイルL2と負荷 20の容量によってLIC共振が行われ、走査電極Y側 のスイッチSW3、コンデンサC4から第3の信号ラ インOUTA'、スイッチSW4'、スキャンドライバ 31、内のダイオードを介して走査電極Yに供給された 電流が、共通電極X側の電力回収回路22内のコイルL 2. ダイオードD4を通り、更にトランジスタTェ4、 コンデンサC2. コンデンサC1, スイッチSW2を介 してグランドへと供給される。このような電流の流れに 30 よって、共通電極Xの弯圧は図43のように徐々に下降 していく。このとき、その一部の電荷をコンデンサC2 に回収することができる。そして、この共振時に発生す るビーク電圧の近傍においてスイッチSW5を更にON とすることにより、共通電極Xの電圧を(-Vs/2) にクランプする.

> 【0292】次に、この状態で、共通電極X側において スイッチSW2および電方回収回路22内のトランジス タTr3をONの状態にする。これにより、コンデンサ C2の電圧と共通電極Xの電圧(-Vs/2)との電位 40 差にてコイルし1と負荷20の容置によってL-C共振 が行われ、コンデンサC2に回収されていた電荷がトラ ンジスタTc3. ダイオードD3、コイルL1を通り、 負荷20に供給される。

【0293】とのとき、走査電極Y側では、スイッチS  $\mathbb{W}1^+$ ,  $\mathbb{S}\mathbb{W}3^+$ ,  $\mathbb{S}\mathbb{W}4^+$  がONとなっていることに より、共通電極X側のスイッチSW2とコンデンサC1 を介してコンデンサC2から共通電極Xに供給された電 流は、走査電観Y側のスキャンドライバ3 l 内のダイ オードおよびダイオードD16を通り、第3の信号ライ 50 ンOUTA、 コンデンサC4、スイッチSW3 を介

(30)

60

してグランドへと供給される。このような電流の流れに よって、共通電極Xの電圧は図43のように徐々に上昇 していく。そして、この共振時に発生するピーク電圧の 近傍においてスイッチSW4をONとすることにより、 共通電極Xの電圧をグランドレベルにクランプする。 【0294】次に、走査電極Y側において、スイッチS W11, SW3 および電力回収回路33内のトランジ スタT r 15をONの状態にする。これにより、コンデ ンサC3の電圧と定査電極Yの電圧(Vs/2)との電 位差にてコイルし3と負荷20の容量によってし-C共 10 振が行われ、負荷20 に蓄積された電荷は共通電極X側 のスイッチSW2、SW4を介して、走査電極Y側にお けるスキャンドライバ31、内のダイオードを通り、更 に電力回収回路33内のコイルL3. ダイオードD1 2. トランジスタTrl5. コンデンサC3、スイッチ SW3 を介してグランドへと供給される。このような 電流の流れによって、走査電極Yの電圧は図43のよう に徐々に下降していく。このとき、その一部の電圧をコ ンデンサ03に回収するととができる。そして、この共 振時に発生するビーク電圧の近傍においてスイッチSW 5°をONとすることにより、走査電極Yの弯圧をグラ ンドレベルにクランプする。

59

【①295】図44は、第6の実施形態による駆動装置の他の具体的構成例を示す図である。なお、この図44 おいて、図41に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重複する説明 は省略する。

【①296】共通電極X側について説明すると、図44に示す駆動装置では、図41に示した駆動装置と同様、電力回収回路22はコイルし1, L2の2系統で構成されている。また、コイルし1, L2と負荷20の共通電極X(出力ラインOUTC)とは、複数のダイオードD7、D8によって分離されている。電力回収回路22のコイルし1と第2の信号ラインOUTBとの間、およびコイルし2と第1の信号ラインOUTAとの間にそれぞれ接続されたダイオードD18, D19は、定査電極Y側のダイオードD16, D17と同様の役割を持つものである。

【り297】さらに、電方回収回路22は、クランプ用のダイオードとして4つのダイオードD20~D23を 46 値えている。ダイオードD20,D21は、第1の信号ラインOUTAと第2の信号ラインOUTBとの間に直列に接続され、その中間ノードがダイオードD3のカソードとコイルし1との間に接続される。また、ダイオードD22,D23は、第1の信号ラインOUTAと第2の信号ラインOUTBとの間に直列に接続され、その中間ノードがダイオードD4のアノードとコイルし2との間に接続される。

【0298】また、図44に示す電力回収回路22は、電力回収用のコンデンサとして2つのコンデンサC2。

C12を備えている。この図44で新たに設けたコンデンサC12は、2つのトランジスタTr3, Tr4の共通接続端子と第1の信号ラインOUTAとの間に接続される。

【0299】このコンデンサC12を設け、スイッチS W2をONにして第1の信号ラインOUTAの電圧をグ ランドレベルとした際に、第1の信号ラインOUTAか らコンデンサC1, C2を介さずそのままコンデンサC 12を使用し、負荷20の容置に対して電力を回収およ び供給することができ、ロスを低減することができる。 【0300】すなわち、図41に示したように電力回収 回路22がコンデンサC2のみを備えている場合は、弯 力の回収はコンデンサC2、コンデンサC1、スイッチ SW2の経路を電流が流れることによって行われ、2つ のコンデンサを経由する。これに対して、図44のよう にコンデンサC12も設けた場合には、電力の回収はコ ンデンサC12、スイッチSW2の経路を電流が流れる ことによって行われ、経由するコンデンサは1つのみで ある。したがって、図44の場合は、コンデンサで生じ 26 るインピーダンス成分による電力ロスが少なくて済み、 電力回収効率を向上させることができる。

【0301】図45は、上記図44に示した電方回収回 銘22における電力回収の様子を示すタイミングチャートである。スイッチSW1、SW3がONになって第1 の信号ラインOUTAに正の電圧(+Vs/2)が印加 され、第2の信号ラインOUTBの電圧がグランドレベルとなっているとき、コンデンサC2、C12の接続ノードの電圧はVs/4となる。

【0302】との状態で、電力回収回路22内のトランシスタT r 3をONにすると、上記コンデンサC2、C12の接続ノードとグランドレベルの共通電極Xとの電位差(Vs/4)にてコイルL1と負荷20の容量によってしーC共振が行われ、コンデンサC2、C12に回収されていた電荷を利用して共通電極Xの電圧は図45のように徐々に上昇していく。そして、この共振時に発生するピーク電圧の近傍においてスイッチSW4をONとすることにより、共通電極Xの電圧を(Vs/2)にクランプする。

【0303】更にこの状態で、トランジスタTr3とスイッチSW4をOFF、電力回収回路22内のトランジスタTr4をONにすると、上記コンデンサC2、C12の接続ノードの電圧(Vs/4)と共通電極Xの電圧(Vs/2)との電位差(Vs/4)にてコイルし2と負荷20の容量によってしって共続が行われ、共通電極Xの電圧は図45のように徐々に下降していく。このとき、その一部の電荷をコンデンサC2、C12に回収することができる。そして、この共振時に発生するビーク電圧の近傍においてスイッチSW5をONとすることにより、共通電極Xの電圧をグランドレベルにクランプす

(31)

61

【0304】次に、スイッチSW2をONとすることに より、第1の信号ラインOUTAの電圧はグランドレベ ルに、第2の信号ラインOUTBの電圧は負の電圧(-Vs/2)にされる。これにより、コンデンサC2,C 12の接続ノードの電圧は(-Vs/4)となる。

【0305】との状態で、電力回収回路22内のトラン ジスタT: 4をONにすると、上記コンデンサC2, C 12の接続ノードとグランドレベルの共通電極Xとの電 位差(Vs/4)にてコイルし2と負荷20の容量によ ってL-C共振が行われ、共通電極Xの電圧は図45の 10 ように徐々に下隠していく。このとき、その一部の電荷 をコンデンサC2、C12に回収することができる。そ して、この共振時に発生するピーク電圧の近傍において スイッチSW5をONとすることにより、共通電極Xの 弯圧を (-Vs/2) にクランプする。

【0306】更にこの状態で、トランジスタTェ4、ス イッチSW5をOFF、電力回収回路22内のトランジ スタT:3をONにすると、上記コンデンサC2、C1 2の接続ノードの電圧 (-Vs/4) と共通電極Xの電 1と負荷20の容置によってL-C共振が行われ、コン デンサC2, C12に回収されていた電荷を利用して共 通電極Xの電圧は図45のように徐々に上昇していく。 そして、この共振時に発生するピーク電圧の近傍におい TスイッチSW4をONとすることにより、共通電極X の電圧をグランドレベルにクランプする。

【0307】とのように、図44の構成例によれば、電 力回収用として2つのコンデンサC2、C12を第1の 信号ラインOUTAと第2の信号ラインOUTBとの間 に設けることにより、少ない回路模成で2段階の電力回 収を行うことができる。また、電力回収時の1回当りに 流す電流のQが小さくなるので、電力の回収効率を大幅 に向上させることができる。また、この2つのコンデン サC2, C12によって、コンデンサC1の機能も実現 することができ、コンデンサClを不要とすることもで

【0308】以上は共通電極X側の構成であるが、 定査 電極丫側も同様に構成される。すなわち、走査電極丫側 の電力回収回路33は、クランプ用のダイオードとして 4つのダイオードD20°~D23°を備える。ダイオ 40 ードD20°, D21°は、第3の信号ラインOUT A と第4の信号ラインOUTB との間に直列に接続 され、その中間ノードがダイオードD12のアノードと コイルし3との間に接続される。また、ダイオードD2 21. D23 は、第3の信号ラインOUTA と第4 の信号ラインOUTB。との間に直列に接続され、その 中間ノードがダイオードD13のカソードとコイルL4 との間に接続される。

【0309】また、図44に示す電方回収回路33は、 電力回収用のコンデンサとして2つのコンデンサC3.

C13を備えている。この図4.4で新たに設けたコンデ ンサC13は、2つのトランジスタTr15、Tr16 の共通接続繼子と第3の信号ラインOUTA との間に 接続される。

【0310】とのコンデンサC13を設け、スイッチS W2 をONにして第3の信号ラインOUTA の弯圧 をグランドレベルとした際、第3の信号ライン〇UT A' からコンデンサC4、C3を介さずそのままコンデ ンサC13を使用し、負荷20の容量に対して電力を回 収および供給することができ、ロスを低減することがで

【0311】すなわち、図41に示したように電力回収 回路33がコンデンサC3のみを値えている場合は、電 力の回収はコンデンサC3、コンデンサC4、スイッチ SW2 の経路を電流が流れることによって行われ、2 つのコンデンサを経由する。これに対して、図44のよ うにコンデンサC13も設けた場合には、電力の回収は コンデンサC13、スイッチSW2 の経路を電流が流 れることによって行われ、経由するコンデンサは1つの 圧 (- V s / 2) との電位差 (V s / 4) にてコイルレー20 みである。したがって、図44の場合は、コンデンサで 生じるインピーダンス成分による電力ロスが少なくて済 み、電力回収効率を向上させることができる。

> 【り312】なお、この図44に示す駆動装置におい て、コンデンサC12、С13を削除(オープン)した 模成としても良い。また、コンデンサC2, C3を削除 (オープン) した構成としても良い。また、コンデンサ C1、C4を削除(オープン)した構成としても良い。 また、コンデンサC2とC12の容量比、コンデンサC 3とC13の容量比はそれぞれ同じとしても良いし、異 なるものとしても良い。また、コイルし1, L2の値、 コイルし3, し4の値はそれぞれ同じとしても良いし、 異なるものとしても良い。

【0313】例えば、コイルL1, L2の値、コイルL 3. し4の値をそれぞれ異なる値とした場合は、LIC 共振時における電圧の立ち上がりの時間と立ち下がりの 時間とを異ならせることができる。すなわち、コイルの 値を小さくするほど、電圧の立ち上がり/立ち下がりの 傾きは大きくなる。例えば、回収した電力の供給時に使 用するコイルし1, 13の値を小さくし、電力の回収時 に使用するコイルし2、し4の値を大きくすることによ り、電力供給時における電圧の立ち上がりを早くしてブ ラズマディスプレイパネルにおいては、輝度を向上させ るとともに、電力回収時における電圧の立ち下がりを比 較的遅くしてノイズの発生を抑制することができる。

【0314】図46は、第6の実施形態による駆動装置 の他の具体的構成例を示す図である。なお、この図46 において、図44に示した符号と同一の符号を付したも のは、同一の機能を有するものであるので、重複する説 明は省略する。図46の構成で図44と異なるところ

50 は、コンデンサC12、C13が存在しない点と、クラ

(32)

特許3201603

ンプ用のダイオードD20~D23、D20~~D2 3 の配線の部分だけである。

63

【0315】すなわち、図46の構成において、共通電 極X側の電力回収回路22では、ダイオードD20,D 21は、第1の信号ラインOUTAと第2の信号ライン OUTBとの間に直列に接続され、その中間ノードがダ イオードD4のカソードとトランジスタTェ4との間に 接続される。また、ダイオードD22、D23は、第1 の信号ラインOUTAと第2の信号ラインOUTBとの のアノードとトランジスタTょ3との間に接続される。 【0316】また、走査電極丫側の電方回収回路33で は、ダイオードD201、D21 は、第3の信号ライ ンOUTA、と第4の信号ラインOUTB、との間に直 列に接続され、その中間ノードがダイオードD13のア ノードとトランジスタTr16との間に接続される。ま た、ダイオードD22 、D23 は、第3の信号ライ ンOUTA、と第4の信号ラインOUTB、との間に直 列に接続され、その中間ノードがダイオードD12のカ ソードとトランジスタ丁ェ15との間に接続される。 【0317】図47は、第6の実施形態による駆動装置 の他の具体的構成例を示す図である。なお、この図47 において、図44に示した符号と同一の符号を付したも のは、同一の機能を有するものであるので、重複する説 明は省略する。図47の構成で図44と異なるところ は、コンデンサC12, С13が存在しない点と、コイ ルレ1, L2と負荷20の共通電極X(出力ラインOU TC) との間を複数のダイオードD?、D8, D18, D19で分離していない点だけである。

【0318】すなわち、図47の構成において、共通電 30 極X側では、図44では用いていたダイオードD?, D 8. D18, D19は存在せず、共通電極X側からコイ ルし1, L2を直接見える形に構成している。また、共 通電極Xおよび走査電極Yの双方において、図44では 用いていたコンデンサC12、C13を用いても良い。 【()319】図48は、第6の実施形態による駆動装置 の他の具体的構成例を示す図である。なお、この図48 において、図44に示した符号と同一の符号を付したも のは、同一の機能を有するものであるので、重複する説 明は省略する。

【0320】図48の構成で図44と異なるところは、 コンデンサC12、C13が存在しない点と、クランプ 用のダイオードD20~D23, D20°~D23°の 配線の部分と、コイルL1、L2と負荷20の共通電極 X(出力ラインOUTC)との間を複数のダイオードD 7. D8で分離していない点だけである。

【0321】すなわち、図48の構成において、共通電 極X側の弯力回収回路22では、ダイオードD20, D 21は、第1の信号ラインOUTAと第2の信号ライン OUTBとの間に直列に接続され、その中間ノードがダ 50 のは、同一の機能を有するものであるので、重複する説

イオードD4のカソードとトランジスタ丁ェ4との間に 接続される。また、ダイオードD22、D23は、第1 の信号ラインOUTAと第2の信号ラインOUTBとの 間に直列に接続され、その中間ノードがダイオードD3 のアノードとトランジスタTr3との間に接続される。 【0322】また、走査電極Y側の電力回収回路33で は、ダイオード D 2 0 、 D 2 1 は、第3の信号ライ ンOUTA と第4の信号ラインOUTB との間に直 列に接続され、その中間ノードがダイオードD13のア 間に直列に接続され、その中間ノードがダイオードD3 10 ノードとトランジスタTr16との間に接続される。ま た. ダイオードD22 、D23 は、第3の信号ライ ンOUTA、と第4の信号ラインOUTB、との間に直 列に接続され、その中間ノードがダイオードD12のカ ソードとトランジスタ丁ェ15との間に接続される。 【0323】また、共通電極X側では、図44では用い ていたダイオードD7, D8, D18, D19は存在せ ず、共通電極X側からコイルし1, し2を直接見える形 に構成している。また、共通電極Xおよび走査電極Yの 双方において、図4.4では用いていたコンデンサC1 20 2. C13を用いても良い。

> 【0324】図49は、第6の実施形態による駆動装置 の他の具体的構成例を示す図である。なお、この図49 において、図44に示した符号と同一の符号を付したも のは、同一の機能を有するものであるので、重複する説 明は省略する。

> 【0325】図49の模成で図44と異なるところは、 コンデンサC12、C13が存在しない点と、共通電極 X側の電力回収回路22がコイルL1のみの1系統で模 成されている点と、コイルし1と負荷20の共通電極X (出力ラインOUTC) との間を複数のダイオードD D8で分離していない点だけである。

【0326】すなわち、図49の機成において、共通電 極X側の電力回収回路22では、ダイオードD20, D 21は、第1の信号ラインOUTAと第2の信号ライン OUTBとの間に直列に接続され、その中間ノードがダ イオードD3のカソードとコイルL1との間に接続され る。図4.4で用いていたコイルL2およびダイオードD 22、D23は、この図49の構成では用いていない。 【0327】また、共通電極X側では、図44で用いて 40 いたダイオードD7, D8. D18. D19は存在せ

ず、共通電極X側からコイルLl, L2を直接見える形 に構成している。また、共通電極Xおよび走査電極Yの 双方において、図4.4では用いていたコンデンサC1 2. C13を用いても良い。このようにコイルし1の1 系統だけで電力回収回路22を構成することにより、回 路構成を簡略化することができる。

【0328】図50は、第6の実施形態による駆動装置 の他の具体的構成例を示す図である。なお、この図50 において、図49に示した符号と同一の符号を付したも

明は省略する。図50の構成で図49と異なるところ は、共通電極X側の電力回収回路22において、クラン プ用のダイオードとして4つのダイオードD20~D2 3を用いている点とその配線の部分、走査電極Y側のダ イオードD20°~D23°の配線部分だけである。 【0329】すなわち、図50の模成において、共通電 極X側の電力回収回路22では、ダイオードD20, D 21は、第1の信号ライン〇UTAと第2の信号ライン OUTBとの間に直列に接続され、その中間ノードがダ イオードD4のカソードとトランジスタTェ4との間に 10 接続される。また、ダイオードD22、D23は、第1 の信号ラインOUTAと第2の信号ラインOUTBとの 間に直列に接続され、その中間ノードがダイオードD3 のアノードとトランジスタTょ3との間に接続される。 ・ を査解極丫側の構成は、図46と全く同じである。 【0330】図51は、第6の実施形態による駆動装置 の他の具体的構成例を示す図である。この図51におい

65

て、図4.4に示した符号と同一の符号を付したものは、 同一の機能を有するものであるので、重複する説明は省 略する。なお、この図51では特に、走査電極Y側の機 29 成を代表として示している。

【0331】図51において、スイッチSW4"は、図 44のスイッチSW4 とトランジスタTr22とを兼 用するものである。また、スイッチSW5~は、図4.4 のスイッチSW5、とトランジスタTr23とを兼用す るものである。さらに、スキャンドライバ31'を構成 する2つのスイッチSW12, SW13は、それぞれ図 44のトランジスタ下で16、下で15を兼用してい る.

【0332】走査電極Y側においてとれらのスイッチS W4", SW5", SW12, SW13を含む各スイッ チを適当なタイミングで切り替え制御することで、図4 2に示したアドレス期間における負の電圧 (-∨s/ 2) や、維持放電期間における交互に繰り返す正負の電 圧(±Vs/2)を作り出すことができる。

【①333】例えば、アドレス期間における走査電極丫 の負の弯圧 (-Vs/2) は、スイッチSW4" (トラ ンジスタTr22)とスイッチSW5~ (トランジスタ Tr23)とをONにすることによって印加することが できる。すなわち、トランジスタTr22がONとなる 40 ことによって第3の信号ラインOUTA がグランドレ ベルとなり、トランジスタTr23がONとなることに よって第4の信号ライン〇UTB、が(-Vs/2)レ ベルとなり、その結果出力ラインOUTC」を介して負 前20に負の電圧 (-Vs/2) が印刻される。

【り334】また、維持放電期間における走査電極Yの 正負の弯圧(±Vs/2)は、次の図52に示すスイッ チング動作によって作り出すことができる。図52は、 上記図51に示した駆動装置において、維持放電期間に 走査電極丫に対する駆動波形を生成するための各スイッ 50 で、図41に示した符号と同一の符号を付したものは、

チの副御例を示すタイムチャートである。 [0335]まず、スイッチSW1'. SW3'. SW 12(トランジスタTェ16)がONとなる。これによ り、負荷20の容置とコイルし3との間でLIC共振が 行われ、このとき徐々に上昇した電圧が出力ラインOU TC を介して走査電極Yに印加される。次に、共振時 に発生するピーク電圧の近傍においてスイッチSW4~ (スイッチSW4 ) が更にONとなり、走査電極Yに 対する印加電圧が(+Vs/2)にクランプされる。 【0336】次に、スイッチSW1', SW3'はON に維持したまま、スイックSW47、SW12をOFF にしてスイッチSW13(トランジスタT:15)をO Nにする。これにより、負荷20の容量に蓄積された電

南がスイッチSW13を介して引かれ、負荷20の容置 とコイルL3との間のL-C共振によって走査電極Yの 電圧が徐々に下げられる。そして、共振時に発生するビ ーク電圧の近傍においてスイッチSW5~ (スイッチS W5~)が更にONとなり、走査電極Yに対する印加電 圧がグランドレベルにクランプされる。

【0337】次に、全てのスイッチを一旦OFFにした 後、スイッチSW2 をONにすることにより、第3の 信号ラインOUTA の電圧を(+Vs/2)からグラ ンドレベルに、第4の信号ラインOUTB.の電圧をグ ランドレベルから(-Vs/2)にスイングする。

【0338】上記スイッチSW2 をONにするのと同 時にスイッチSW13 (トランジスタT:15)をON にすることにより、負荷20の容置とコイルL3とのL - C共振によって、走査電極Yの電圧を負の電圧(-V s/2)に向かって徐々に下げていく。その後、共振時 30 に発生するピーク管圧の近傍においてスイッチSW57 (スイッチSWS))を更にONにすることにより、走 査電極Yに対する印加電圧を(-Vs/2)にクランプ する。

【0339】次に、スイッチSW2 はONに維持した まま、スイッチSW57、SW13をOFFにしてスイ ッチSW12(トランジスタT:16)をONにする。 これにより、負荷20の容量とコイルし3との間のしゃ C共振によって走査電極Yの電圧が徐々に上げられる。 そして、共振時に発生するビーク電圧の近傍においてス イッチSW4" (スイッチSW4") が更にONとな り、走査電極Yに対する印加電圧がグランドレベルにク ランプされる。

【0340】以上のように、図51に示した模成の駆動 装置によれば、アドレス期間の駆動で必要なスイッチン グ素子と維持放電期間の駆動で必要なスイッチング素子 とを兼用して構成しているので、素子数を少なくするこ とができ、回路を簡略化することができる。

【0341】図53は、第6の実施形態による駆動装置 の他の具体的構成例を示す図である。この図53におい

同一の機能を有するものであるので、重複する説明は省 略する。また、図54は、図53に示した駆動装置にお いて、走査期間および維持放電期間に走査電極Yに対す る駆動波形を生成するための各スイッチの制御例を示す タイムチャートである。なお、この図53および図54

67

は、図103および図105に示した従来例に対する本 案の比較例として示したものである。

【0342】走査期間においては、走査電極Y側のスイ ッチSW2 をONにして第3の信号ラインOUTA じめ整えられている (C4×Vs/2) の電荷によって 第4の信号ラインOUTB' の電圧を (-Vs/2) に 設定する。そして、トランジスタTェ22、Tェ23を ONとすることにより、スキャンドライバ3 1°の両線 に電圧 (Vs/2) を印加し、図105と同様に (-9 () V)のスキャンパルスを1本の走査電極Yに印加す

【0343】一方、共通電極Xでは、あらかじめスイッ チSW9をONにすることにより、第2の信号ラインO 替えられている (C1×Vs/2) の電荷によって第1 の信号ラインOUTAの電圧を  $\{V_X + V_S/2 = 1.4$ () V) とする。そして、スイッチS₩4をONとするこ とにより、スキャンパルス時における共通電極Xおよび 走査電極Yの間の電位差は、(Vx+Vs/2)+Vs /2=230Vとなる。

【0344】この際、上述の放電電流を扱うFET(ス イッチSW4、SW5)には、第1の信号ラインOUT Aと第2の信号ラインOUTBの弯圧差(Vs/2)が 印加されるため、このFETの耐圧はVs/2以上であ れば良い。すなわち、上記図105に示したスキャンパ ルス時における両電極X、Y間の電位差230×を本実 施形態の低電圧回路により実現できることを示してい

【0345】アドレス期間時におけるアドレス電極Aお よび走査電極Yの間の電位差は、アドレス電極Aの電圧 Vaは60V、走査電極Yのスキャンパルス電圧は(- $V_{s}/2 = -90V$ ) roboto, 150V robo, 2 の電位差は、上記図105に示した同じアドレス電極A および走査電飯Y間の電位差240Vより小さいが、こ 46 で、スキャンドライバの両端の電圧をグランドレベル、 れに関しては、リセット期間時において、アドレス電極 A上の誘電体層に壁電荷を簡単に蓄積できる。リセット 期間において、240V-150V=90Vの壁電荷を 蓄積している。以上により、図105と同様な走査期間 の動作を行う。

【り346】また、維持放電期間における動作は、図4 2に示したものと同様であり、第1の信号ライン〇UT Aと第2の信号ラインOUTBとの電位差は常にVs/ 2である。図53に示したガス放電電流をやり取りする スイッチSW4、SW5、SW4\*、SW5\*は、第1 50 期間、リセット期間、あるいはスキャン用の弯圧を各々

の信号ラインOUTAと第2の信号ラインOUTB、あ るいは第3の信号ラインOUTA と第4の信号ライン OUTB<sup>®</sup>内に設置されているため。これらのスイッチ を構成するFETの耐圧は、Vs/2以上であれば良

58

【0347】とのように、FETの耐圧が従来の1/2 に下がったため、FETのON抵抗を大幅に下げること ができ、従来はガス放電を安定的に行うために複数の下 ETを並列に設けることが必要であった案子数を大幅に の電圧をグランドレベルにし、コンデンサC4にあらか 19 削減することができる。また、耐圧の低下により、素子 自身の単価も下げることができる。また、駆動に必要な 高電圧の電源は、Vs/2(90V)とVx(50V) の2種類で良く、電源回路を削減することができる。な お、図103の従来例で用いていたA/S分離回路と本 実施形態による追加回路のコストは同等である。以上に より、安価なPDPを実現することができる。

【0348】上記実施形態では電力回収回路を備えてい るが、電力回収回路がない場合の電力は、上述したよう にCp・V2・fに比例するため、電力ロスが従来の半。  $\operatorname{UTB}$ の電圧を $\operatorname{Vx}$ ( $\operatorname{50}\operatorname{V}$ )にし、コンデンサ $\operatorname{C1}$ に、20 分に抑えることができる。よって、電力回収回路を省く こともできる。電力回収回路なしで実現した回路図を図 55に示す。維持放電期間おける出力波形は、図14に 示したものと同様である。線順次走査期間における出力 波形は、図54と同様である。

> 【り349】電力回収回路がある場合には、図53で示 したようにL-C共振電圧を出力後、電源にクランフす る回路(図53のスイッテSW41, SW51)が必要 であったが、電力回収回路を省くことができたので、図 55で示すスイッチSW41, SW51のみから成るス キャンドライバのFETを通して負荷容置Cpへの充放 電流およびガス放電電流を流すことができる。維持放電 斯間において走査電極Yに第3の信号ラインOUTA~ の電圧を印加する場合はスイッチSW4 をON 第4 の信号ラインOUTB」の電圧を印刷する場合はスイッ チSW5 をONにする。

【0350】線順次定査期間における走査電極Y側の動 作は、スイッチSW2 をONとすることにより、第3 の信号ラインOUTA の電圧をグランドレベル、第4 の信号ラインOUTB の電圧を (-Vs/2) にし

(-∨s/2)にし、走査時にスキャンパルス電圧(-Vs/2)を走査電極Yに出力する。

【0351】以上のように、電力回収回路を省くことに より、図53の構成による上述した効果に加えて、更に 回路数を削減することができ、より低コストなPDPを 寒現することができる。

【0352】(第7の実施形態)次に、本発明の第7の 実施形態について説明する。第7の実施形態は、上述の 第1~第6の実施形態で示した回路に対して、アドレス

独立した電源からスイッチング素子を介して印刷する回 路を更に設けたものである。

69

【0353】図56は、第7の実施形態による駆動装置 の具体的構成例を示す図である。この図56では、維持 放電期間だけでなく、リセット期間およびアドレス期間 に関する駆動を行うための構成も表している。なお、図 56において、図5あるいは図35等に示した符号と同 一の符号を付したものは、同一の機能を有するものであ るので、重複する説明は省略する。

Vxを発生する電源ラインと第2の信号ラインOUTB との間にスイッチSW8が設けられる。一方、走査電極 Y側では、弯圧Vwを発生する電源ラインと第4の信号 ラインOUTB'との間にスイッチSW9 が設けられ

【0355】図57は、上記図56のように構成した躯 動装置によるPDPの駆動波形を示すタイムチャートで あり、1フレームを構成する複数のサブフィールドのう ちの1サブフィールド分を示している。この図57に示 であり、その違いは、リセット期間およびアドレス期間 に共通電極器に印加する正の電圧の大きさのみである。

【り356】図57の場合、リセット期間において共通 電極X側に正の電圧を印刷するときは、スイッチSW 1. SW3, SW4, SW8&ON, スイッチSW2& OFFとする。これにより、出力ラインOUTCの電圧 が、スイッチSW1を介して第1の信号ラインOUTA に与えられる電圧 (Vs/2) と、スイッチSW8を介 して第2の信号ラインOUTBに与えられる電圧Vxと の電圧(Vs/2+Vx)が負荷20の共通電極Xに印 加される。アドレス期間中に共通電極Xに電圧(Vs/ 2+Vx)を印加するときも同様である。

【0357】図58は、第7の実施形態による駆動装置 の他の模成例を示す図である。この図58において、図 56あるいは図44等に示した符号と同一の符号を付し たものは、同一の機能を有するものであるので、重複す る説明は省略する。

【0358】図58に示すように、共通電極X側では、 上記図56で示したスイッチSW8と同様のスイッチが 40 接続されている。ただし、図56においてスイッチSW 8に接続される電源ラインの電圧は、図56に示した電 匠Vxよりも大きな弯匠Vx である。この弯線電匠V x'は、例えば、リセット期間において負荷20に印加 する電圧 (Vs/2+Vx) と同じ電圧値とする。

【0359】一方、定査電極Y側では、第3の信号ライ ンOUTA とグランドとの間にスイッチSW18が接 続され、第4の信号ライン〇UTB、と弯圧(- Vy) を発生する電源ラインとの間にスイックSW19が接続 ぞれトランジスタ下止22、下止23を兼用するもので ある。また、トランジスタTr2lは、抵抗R2を介し て電圧(-Vn)の電源ラインに接続される。

70

【0360】との図58に示す構成例では、スイッチS W1~SW5、SW1~~SW5~の他に上述の各スイ ッチSW8, SW9<sup>\*</sup>, SW18, SW19を適当なタ イミングでスイッチング制御することにより、従来に比 べて小さい耐圧の素子を用いてリセット期間、アドレス 期間で必要な様々なパルスに関して細かい電圧の調整を 【0354】図56において、共通電極X側では、電圧 10 行うことができ、より確かな表示性能を得ることができ る。このことを図59のタイミングチャートを用いて説 明する。

【0361】図59は、上記図58のように模成した躯 動装置によるPDPの駆動波形を示すタイムチャートで あり、1フレームを構成する複数のサブフィールドのう ちの1サブフィールド分を示している。この図59に示 す駆動波形は、図57に示した駆動波形とほぼ同様であ り、その違いはリセット期間中に印刷する電圧値と、維 **待放電期間におけるパルスの波形とスキャンパルスの電** す駆動波形は、上記図38に示した駆動波形とほぼ同様 20 圧値のみである。なお、維持放電期間におけるバルス波 形の違いは、電力回収回路の有無によるものであり、そ の詳細は既に説明したので、ここでは重複する説明を省

【0362】リセット期間においては、まず、負荷20 の共通電極X側に電圧 (- V s / 2) が印加され、定査 電極丫側に電圧Vw. (=Vs/2+Vw) が徐々に印 加される。これにより、共通電極Xと走査電極Yとの電 位差が(Vs+Vw)となり、リセット期間の全面書き 込みパルスと同じ電位差を共通電極Xと走査電極Yとの を頻算した電圧レベルまで引き上げられる。そして、そ、30、間にかけることができる。とこまでは図5.7の場合と同 様である。

> 【0363】その後、走査電極Y側のスイッチSW 1', SW3', SW4', SW5', SW9' ₺OF F. スイッチSW2、トランジスタTr21をONと する。

【①364】一方、共通電極X側のスイッチSW5をO FFにし、スイッチSW4をONにして、共通電極Xの 弯圧をグランドレベルにする。このときスイッチSW2 はONとなっている。その後、共通電極X側のスイッチ SW2&OFFKU、スイッチSW5. SW8&ON& することにより、共通電極Xに対する印加電圧をグラン ドレベルから $Vx^* (= Vs/2 + Vx)$ まで引き上げ る。また、上記走査電極Y側のトランジスタTェ21の ONにより、走査電極Yに対する印加電圧を(-Vn) まで徐々に引き下げる。電圧(-Vn)の絶対値は、例 えば (- V s / 2) の絶対値よりもわずかに小さい値で あり、鈍波の印刷による微弱放電によってセルに残す壁 電荷の畳をこの電圧値によって調整することが可能であ る。その後、共通電極X、走査電極Yを、適当なスイッ される。これらのスイッチSW18、SW19は、それ 50 チ副御によりグランドレベルとする。また、アドレス期 (35)

72

間のスキャンバルスの電圧を(-Vy)電源にて独立に 設定できるスイッチSW19を鈴ち、より確かな表示性 能を得ることを可能としている。

71

【()365】(第8の実施形態)次に、本発明の第8の 実施形態について説明する。第8の実施形態は、上述し た第1~第7の実施形態において、負荷20に対して電 圧を印加するドライバ回路の片側を、スキャンドライバ 回路等のLSIにより構成したものである。

【0366】図60は、第8の実施形態による駆動装置 の具体的構成例を示す図である。なお、図60におい て、図2に示した符号と同一の符号を付したものは、同 一の機能を有するものであるので、重複する説明は省略 する.

【0367】図60において、走査電極Y側におけるド ライバ回路51°は、スキャンドライバ回路等のLSI により構成される。すなわち、ドライバ回路511は、 PDPが値える全ての表示ライン毎にそれぞれ備えられ る。つまり、スイッチSW4 とスイッチSW5 は表 示ラインの数だけ償えられる。一方、共通電極X側にお けるドライバ回路44は、電源回路43と同様、PDP が備える全ての表示ラインに共通な回路として構成され る.

【り368】とのように構成することにより、少なくと も走査電極丫側において、それぞれの表示ライン毎に設 けられたスイッチSW4°、SW5°を維持放電期間中 にスイッチング副御することによって、各表示ラインに 対する印加電圧を個々に制御することができる。また、 アドレス期間に電圧 (-Vs/2)を印加するためのス イッチング素子である上述の各箕旋形態におけるトラン ジスタTr22、Tr23を不要とすることができる。 【0369】図61は、第8の実施形態による駆動装置 の他の模成例を示す図である。この図61において、図 60に示した符号と同一の符号を付したものは、同一の 機能を有するものであるので、重複する説明は省略す る。

【0370】との図61に示す構成では、定査電極Y側 におけるドライバ回路51~をスキャンドライバ回路等 のLS!により構成している。また、電圧Vx1の電源 ラインに接続されたスイッチSW8を共通電極X側に値 えるとともに、電圧Vwの電源ラインに接続されたスイ ッチSW9"を走査電極Y側に備えている。走査電極Y 側においてトランジスタTェ22、Tェ23は不要であ

【0371】図62は、上記図61のように構成した躯 動装置によるPDPの駆動波形を示すタイムチャートで あり、1フレームを構成する複数のサブフィールドのう ちの1サブフィールド分を示している。この図62に示 す駆動波形は、上記図57に示した駆動波形とほぼ同じ である。この駆動波形は、各表示ラインに共通に設けら れたスイッチSW1~SW5, SW8, SW1~~SW 50 は表示ラインの数だけ償えられる。

3°、SW9°と、ある表示ラインiにおけるスキャン ドライバ5 1 内のスイッチSW41、SW51 とを適 当なタイミングでON/OFF制御することにより作ら

【0372】図60および図61の形態にすることによ り、回路部品の実装面積を大幅に縮小できるため、装置 の小型化や製造コストの低減化を実現することができ る.

【0373】なお、図60および図61では、スイッチ SW41, SW5 が共に第1の実施形態で示したよう な位置、つまりドライバ回路内にある場合について示し たが、スイッチSW4 が第2の実施形態で示したよう な位置、つまり電源回路内にある場合、またはスイッチ SW5 が第3の実施形態で示したような位置。つまり 電源回路内にある場合にも同様に適用することができ る。第2の実施形態ではスイッチSW5 を、第3の実 施形態ではスイッチSW41 をスキャンドライバ回路等 のLS!によって構成することができる。

【0374】との場合には、ドライバ回路をスキャンド ライバによりしS主模成としても、各表示ライン毎に必 要なスイッチはスイッチSW4。またはスイッチSW5 の何れか1個だけで良く、スイッチ総数を大幅に少 なくすることができる。これにより、回路規模を小さく することができるとともに、コストを抑えることができ るようになる。

【0375】(第9の実施形態)次に、本発明の第9の 実施形態について説明する。第9の実施形態は、負荷2 ()に対して電圧を印加するドライバ回路の両側。 すなわ ち、共通電極X側および走査電極Y側のドライバ回路 を、スキャンドライバ回路等のLSIにより構成したも のである。

【0376】図63は、第9の実施形態による駆動装置 の構成例を示す図である。なお、図63において、図2 または図60に示した符号と同一の符号を付したもの は、同一の機能を有するものであるので、重複する説明 は省略する。

【0377】図63において、共通電極X側におけるド ライバ回路51は、スキャンドライバ回路等のしSIに より構成される。すなわち、PDPが備える全ての表示 ラインに共通な回路として構成される電源回路43と異 なり、ドライバ回路51は、各表示ライン毎にそれぞれ 備えられる。つまり、スイッチSW4とスイッチSW5 は表示ラインの数だけ値えられる。

【0378】また、定査電極丫側におけるドライバ回路 51°も、スキャンドライバ回路等のLS!により構成 される。すなわち、PDPが備える全ての表示ラインに 共通な回路として構成される電源回路43 と異なり、 ドライバ回路51 は、各表示ライン毎にそれぞれ備え られる。つまり、スイッチSW4 とスイッチSW5

(37)

【り379】とのように構成することにより、共通電極 X側および走査電極Y側の双方において、それぞれの表 示ライン毎に設けられたスイッチSW4, SW5、SW 41、8型51を維持放電期間中にスイッチング制御す ることによって、各表示ラインに対する印加弯圧を個々 に制御することができる。また、走査電極丫側では、ア ドレス期間に電圧 (-Vs/2)を印加するためのスイ ッチング素子である上述の各実施形態におけるトランジ スタTェ22、Tェ23を不要とすることができる。

73

の他の構成例を示す図である。この図64において、図 63あるいは図56に示した符号と同一の符号を付した ものは、同一の機能を有するものであるので、重複する 説明は省略する。

【0381】との図64に示す構成では、共通電極X側 におけるドライバ回路51および走査電極丫側における ドライバ回路51 をスキャンドライバ回路等のしS! により構成している。また、電圧Vx1の電源ラインに 接続されたスイッチSW8を共通電極X側に備えるとと もに、弯圧Ⅴwの電源ラインに接続されたスイッチSW 20 9 を定査電極Y側に備えている。走査電極Y側におい てトランジスタTェ22、Tェ23は不要である。

【0382】図65は、上記図64のように構成した躯 動装置によるPDPの駆動波形を示すタイムチャートで あり、1フレームを構成する複数のサブフィールドのう ちの1サブフィールド分を示している。この図65に示 す駆動波形は、上記図62に示した駆動波形とほぼ同じ である。この駆動波形は、各表示ラインに共運に設けら れたスイッチSW1~SW3, SW8, SW1'~SW 3°、SW9°と、ある表示ラインiにおけるスキャン 30 ドライバ51、51 内のスイッチSW4, SW5, S W4', SW5'とを適当なタイミングでON/OFF 制御することにより作られる。

【0383】図63および図64の形態にすることによ り、共通回路部で消費電力により発生していた熱の集中 を分散させ、回路動作の安定化を実現することができ る。また、各表示ラインに対する制御の自由度を向上さ せることができる。

【0384】なお、図63および図64では、スイッチ SW4, SW5, SW4', SW5'が共に第1の実施 49 形態で示したような位置。つまりドライバ回路内にある 場合について示したが、スイッチSW4、SW4、が第 2の実施形態で示したような位置、つまり電源回路内に ある場合、またはスイッチSW5、SW5 が第3の実 施形態で示したような位置。つまり電源回路内にある場 台にも同様に適用することができる。

【0385】との場合には、ドライバ回路をスキャンド ライバによりLSI構成としても、共通電極X側および 走査電極丫側で各表示ライン毎に必要なスイッチは、ス イッチSW4、SW4、またはスイッチSW5、SW

5 の何れか1個だけで良く、スイッチ総数を大幅に少 なくすることができる。これにより、回路規模を小さく することができるとともに、コストを抑えることができ るようになる。

【0386】(第10の実施形態)次に、本発明の第1 ()の実施形態について説明する。以上の各実施形態で は、共通電極X側および走査電極Yの電源電圧を共に (+Vs/2)とし、両電極X、Yに逆相の電圧を印加 することにより、負荷20の両端に差電圧Vsを印加す 【0380】図64は、第9の実施形態による駆動装置 10 るようにしていた。すなわち、共通電極X側の電源電圧 をV1、走査電極Y側の電源電圧をV2とすると、V1 = V2であった。これに対して、第10の実施形態は、 V1<V2またはV1>V2なる電圧を共通電極X側お よび走査電極丫側の電源電圧として用いるものである。 【0387】図66は、第10の実施形態による駆動装 置の構成例を示す図である。なお、図66において、図 23に示した符号と同一の符号を付したものは、同一の 機能を有するものであるので、重複する説明は省略す る。

> 【0388】図66において、図23に示した第1の実 施形態と違いは、第1の実施形態では共通電極X側の電 源回路43に電圧(Vs/2)、危査電極Y側の電源回 路43°に常圧(Vs/2)を供給していたのに対し (V1=V2=Vs/2), 第10の実施形態では、共 通電極X側の電源回路43に電圧(Vs/3), 走査電 極Y側の電源回路43、に電圧(2Vs/3)を供給し ている点である (V1=Vs/3、V2=2Vs/ 3)。その他は第1の実施形態と同じである。

【0389】とのように構成した第10の実施形態によ れば、共通電極X側の電源回路43およびドライバ回路 4.4に印加されている第圧の絶対値は、最大でもVs/ 3である。したがって、とれらの回路内に備えられる各 素子の耐圧はVs/3とすれば良く、耐圧を従来の1/ 3に抑えることができる。

【0390】また、走査電極丫側の電源回路43、およ びドライバ回路44 に印刻されている電圧の絶対値 は、最大でも2 V s / 3 である。 したがって、 これらの 回路内に備えられる各素子の耐圧は2 V s / 3 とすれば 良く、耐圧を従来の2/3に抑えることができる。これ により、構成が小さく安価な素子を用いることができ、 回路構成の簡素化と製造コストの低減を実現することが できる。

【0391】また、例えば、共通電極X側のドライバ回 路をPDPの各表示ラインに共通な回路として構成し、 走査電極Y側のドライバ回路をPDPの各表示ライン毎 にそれぞれ備えたLS!構成とした場合、電力消費に伴 **う発熱は、走査電極Y側では各表示ラインに分散される** が、共通電極X側では一箇所に集中して大きな発熱を生 じてしまう。そとで、V1<V2の関係で共通電極Xお 50 よび走査電極Yに電圧を印触することにより、共通電極

(38)

75 X側において発熱が集中してしまう不都台を緩和するこ とができる。

【0392】また、先に説明したように、負荷20に充 放電する際の電力ロスは、20p・V2・fで表され、 印加電圧Vの大きさの2乗に比例する。 したがって、共 通電極X側および走査電極Y側のうち、印加電圧Vの小 さい方は電力ロスを十分に小さく抑えることができるの で、特に電力回収回路を設けなくても良い。これによ り、共通電極X側および走査電極Y側の何れか一方にの み電力回収回路を備える構成にもすることができる。 【0393】また、共通電極X側および走査電極Y側の 印加爾圧を異ならせることにより、リセット期間におけ る印加電圧を共通電極X側および定査電極Y側の双方で 適当に調整することができる。

【0394】図67は、上記図66のように模成した躯 動装置によるPDPの駆動波形を示すタイムチャートで あり、1フレームを構成する複数のサブフィールドのう ちの1サブフィールド分を示している。ここでは、図6 6では図示していない電圧Vwをそれ固有のスイッチの 制御によって印加している様子も示している。 との図6 7に示す駆動波形の基本的な形は既に述べた図42と同 様であるが、その振幅が異なっている。

【り395】との図67のタイムチャートによれば、共 通電極X側の電源回路43およびドライバ回路44内に 備えられる各素子の耐圧はそれぞれVs/3+Vw、V s/3とすれば良く、従来と比べて耐圧を低く抑えるこ とができる。また、走査電極丫側の電源回路43~およ びドライバ回路44 内に備えられる呂素子の耐圧はそ れぞれ2Vs/3+Vw. 2Vs/3とすれば良く、こ ちらも耐圧を低く抑えることができる。

【0396】図68は、第10の実施形態による駆動装 置の他の構成例を示す図である。この図68において、 図66に示した符号と同一の符号を付したものは、同一 の機能を有するものであるので、重複する説明は省略す

【0397】との図68に示す構成では、定査電極Y側 の電源回路43 に印加する電圧V2をkVs. 共通電 極X側の電源回路43に印加する電圧Vlを!Vs(V 1+ V2 = n Vs ) としている。その他の点は上記図6 6と全く同じである。例えば、ガス放電の発光効率を向 40 上させるために共通電極Xおよび走査電極Yの間に高い 質圧をかけたい場合があり、V1=V2=Vs(V1+ V2=2Vs)とすることも可能である。この場合、躯 動装置に備えられる各素子は従来と同じ耐圧のままで、 より大きな差電圧を両電極X、Y間に印加することがで

【り398】PDPにおいて、維持放電期間に共通電極 Xおよび走査電極Y間に印加する電圧Vsは、一般的に 150V~190Vである。この電圧は、PDPの内部 に封入するガスの種類、電極の材料、X、Y電極間のギ 50

ャップ等により決まる。また、PDPの表示輝度は、維 特放電期間に共通電極Xおよび走査電極Y間に電圧Vs を何回印加し、ガス放電させるかによって決定される。 また、1回の電圧Vsの印刷時のガス放電に必要な電力 は、上記ガスの種類、電極材料、電極間ギャップ等によ り決定される。単位電力に対する輝度の比率を発光効率 と呼ぶ。

【り399】PDPにおいて、少ない電力で高い輝度を 出したいという要求がある。この要求を満足するべく、 10 発光効率を高くするためにガスの種類、電極材料、電極 間ギャップ等を選択すると、電圧VSが高くなり、回路 の耐圧が上昇してコストが高くなってしまう。これに対 して、本実施形態によれば、耐圧を上げることなく、従 条と同じ耐圧にて高電圧を印加することができ、発光効 率を高めることができる。

【0400】(第11の実施形態)次に、本発明の第1 1の実施形態について説明する。第11の実施形態は、 上述した第10の実施形態の一態様を示すものであり、 20 し、維持放電期間における駆動波形を共通電極Xまたは 走査電極丫の片側から印刷するようにしたものである。 【0401】図69は、第11の実施形態による駆動装 置の具体的構成例を示す図である。なお、図69におい て、図41に示した符号と同一の符号を付したものは、 同一の機能を有するものであるので、重複する説明は省 略する。図69と図41との主な違いは、スイッチSW 1. SW1 が接続される電源電圧が、図41の場合は Vs/2であったのが、図69ではVsとなっている点 である。

【0402】図70は、上記図69に示した駆動装置に 30 よる維持放電期間における駆動波形の例を示すタイムチ ャートである。との図70において、共通電極X側の躯 動波形は、スイングされる電圧のレベルがVsである点 を除いて、図43に示した例と同じであるので、とこで は重複する説明は省略する。

【0403】一方、走査電極丫側においては、共通電極 X側において一連のスイッチング動作を行っている間ず っと、スイッチSW1'、SW3'、SW5'をON、 スイッチSW21, SW41 および電力回収回路33内 のトランジスタTrl5、Trl6をOFFに維持して おく。これにより、スイッチSW3 を通じて走査電極 Yの印加電圧は常にゼロ(グランドレベル)に保たれ る。なお、これとは逆に、スイッチSW21, SW41 をON、スイッチSW1'、SW3'、SW5'をOF Fに維持することによって走査電極Yの印加電圧をゼロ に保つようにしても良い。

【0404】とのように走査電極丫側の電圧をグランド レベルに固定し、共通電極X側の電源電圧としてVsを 用いた場合、電源電圧として(Vs/2)を用いていた 上述の各実施形態と比べて、共通電極X側における電力

http://www4.ipdl.ncipi.go.jp/tjcontentdben.ipdl?N0000=21&N0400=image/gif&N0401=/...

77

ロスが大きくなる。よって、少なくとも共通電極X側に は電力回収回路22を設けることが望ましい。

【り405】以上のように、一方の電極(共通電極X)の電圧を変動させる際、他方の電極(走査電極Y)の電圧を固定することにより、回路動作、維持放電等はり安定的に行うことができる。また、維持放電期間以外の期間にて走査電極Y側から正負の電圧(±Vs)を印加することができる。

【0406】図71は、第11の実施形態による駆動装置の他の構成例を示す図である。この図71において、図66に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重複する説明は省略する。上記図69に示した構成では、走査電極Y側の電圧はグランドレベルに固定していため、走査電極Y側の構成に冗長があった。そこで、図71の例では、一方の電極側の構成は省略し、単にグランドに接続するようにしている。

【0407】図71に示す構成では、電圧VWの電源ラインに接続されたスイッチSW9 を走査電極Y側に備えている。また、スイッチSW20および抵抗R5から 20成るリセット回路を走査電極Y側のスイッチSW5 の両端に備えている。さらに、この図71に示す構成では、負荷20の共通電極X側は接地されている。このように共通電極X側を接地し、走査電極Y側の電源電圧としてVsを用いた場合、電源電圧として(Vs/2)を用いていた上述の各実施形態と比べて、走査電極Y側における電力ロスが大きくなる。よって、走査電極Y側における電力ロスが大きくなる。よって、走査電極Y側には電力回収回路33を設けることが望ましい。この電力回収回路33の構成は、図41に示したものと同様である

【0408】図72は、上記図71のように構成した駆動装置によるPDPの駆動波形を示すタイムチャートであり、1フレームを構成する複数のサブフィールドのうちの1サブフィールド分を示している。この図72の例において、走査電極Y側の駆動波形は、既に述べた実施形態と同様である(ただし、印加する電圧の絶対値はVsまたはVw<sup>\*</sup>)。一方、共通電極Xの電圧は、グランドレベルに固定している。

【0409】なお、アドレス電極Aについては、アドレス期間に電圧Vaを印加することを除いて、グランドレ 40 ベルに固定されている。維持放電期間においては、アドレス電極Aをハイインピーダンスの状態に保つようにしても良い。

【0410】図73は、第11の実施形態による駆動装置の更に他の構成例を示す図である。この図73において、図71に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重複する説明は省略する。

【0411】上記図71の場合は負荷20の共通電極X側が接地されていたのに対し、図73に示す模成では、

負荷20の共通電極X側は電圧Vaxの電源ラインに接続されている。また、共通電極X側の電圧をVaxに固定した場合、維持放電期間において共通電極Xと走査電極Yとの間の電位差がVsとなるように、走査電極Yにオフセット電圧Vaxを選択的に印加できるようにする機成が必要となる。

【り412】そのための構成が、グランドに接続された

78

電圧Vaxの電影55と、この電源55と第3の信号ラインOUTA、との間に接続されたスイッチSW29と、電源55と第4の信号ラインOUTB、との間に接続されたスイッチSW29がONのときは、正の電圧(+Vax)が第3の信号ラインOUTA、に出力される。また、スイッチSW30がONのときは、正の電圧(+Vax)が第4の信号ラインOUTB、に出力される。したがって、このオフセット電圧(+Vax)を利用した電圧を、第3の信号ラインOUTA、および第4の信号

ラインOUTB、から出力ラインOUTC、を介して負

荷20に印加することができる。

【①413】図74は、上記図73のように構成した駆動装置によるPDPの駆動液形を示すタイムチャートであり、1フレームを構成する複数のサブフィールドのうちの1サブフィールド分を示している。この図74の例において、走査電極Y側の駆動波形は、リセット期間およびアドレス期間については既に述べた実施形態と同様である(ただし、印加する電圧の絶対値はVsまたはVw')。

【0414】また、維持放電期間においては、図73のスイッチSW29, SW30が交互にONとなることにより、走査電極Yに印加される正の電圧(+Vs)および負の電圧(-Vs)のそれぞれに対して、電圧Vaxがオフセット電圧として付加されている。一方、共通電極Xの電圧は、Vaxに固定している。これにより、維持放電期間において共通電極Xと走査電極Yとの間の電位差が寫にVsとなる。

【0415】なお、アドレス電極Aについては、アドレス期間に電圧Vaを印加することを除いて、グランドレベルに固定されている。維持放電期間においては、アドレス電極Aをハイインピーダンスの状態に保つようにしても良い。

【0416】上記図71または図73のように構成した 駆動装置によれば、共通電極X側には電源回路およびド ライバ回路が不要となり、共通電極X側の構成を大幅に 筋略化することができる。

【0417】図75は、第11の実施形態による駆動装置の更に他の構成例を示す図である。この図75において、図71および図73に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重復する説明は省略する。

0 【0418】この図75に示す駆動装置では、負荷20

(40)

の共通電極X側は、スイッチSW21を介して電圧Vaxの電源ラインに接続されるとともに、スイッチSW22を介して接地されている。スイッチSW21またはスイッチSW22の何れかをONとすることにより、共通電極Xの印加電圧をグランドレベルまたはVaxの何れかに切り替えて使用することができる。

79

【0419】図76は、上記図75のように構成した躯 動装置によるPDPの駆動波形を示すタイムチャートで ある。この図76において、走査電極Yおよびアドレス 電極Aの駆動波形は、図?2および図?4と全く同じで 10 ある。また、共通電極Xには、グランドレベルまたはV a xの何れかに切り替えて印加している。すなわち、リ セット期間および維持放電期間においては共通電極Xの 印加電圧をグランドレベルに固定し、アドレス期間にお いては共通電極Xの印加電圧をVaxに固定している。 【0420】図77は、第11の実施形態による駆動装 置の更に他の構成例を示す図である。上記図71、図7 3. 図75では、共通電極X側の印加電圧をグランドレ ベルまたはVaxに固定したが、図77に示す駆動装置 では、共通電極X側は固定せず、必要に応じて様々な電 20 いた。 圧を印加するようにしている。そのために、共通電極X 側では、電圧Vw の電源ラインに対してスイッチング を行うスイッチSW9と、電圧Vaxの電源ラインに対 してスイッチングを行うスイッチSW14とが並列に第

【①421】一方、走査電極Y側は、スキャンドライバ31、と電圧Vscの電源ラインとの間にスイッチSW18が接続されるとともに、スキャンドライバ31、と電圧(-Vy)の電源ラインとの間にスイッチSW19が接続される。さらに、スキャンドライバ31、の両端は30それぞれスイッチSW23、SW24に接続され、これらスイッチSW23、SW24の共通接続点が接地されている。

2の信号ラインOUTBに接続される。

【0422】図78は、上記図77のように模成した躯動装置によるPDPの駆動液形を示すタイムチャートであり、1フレームを模成する複数のサブフィールドのうちの1サブフィールド分を示している。この図78に示すように、共通電極X側では、スイッチSW1~SW5、SW9、SW14を適当なタイミングでON/OFF副御することにより、維持放電期間における電圧(± 40 Vs)以外にも、リセット期間、アドレス期間で必要な様々な電圧Vw<sup>\*</sup>、Vaxのパルスを負荷20に印加するようにしている。

【り423】一方、定査電極Y側では、リセット期間、 維持放電期間においてはスイッチSW18, SW19を 共にOFF、スイッチSW23, SW24を共にONと することにより、ED加電圧をグランドレベルに固定して いる。また、アドレス期間においては、スイッチSW2 3、SW24をOFFに能持し、スイッチSW18, S W19をONにすることにより、スキャンドライバ3 1. の両端の電源端子にVsc- (-Vy)の電圧を印加し、スキャンドライバ31. をそれぞれ適当なタイミングでON/OFF制御することにより、スキャンに必要なバルス電圧を走査電極Yに印加するようにしている。これにより、走査電極Y側の回路を更に閉略化できるため、従来に比べて製造コストの低減化を実現することができる。

【0424】なお、アドレス等極Aは、アドレス期間に 電圧Vaを印加することを除いて、グランドレベルに固 定されている。維持放電期間においては、アドレス等極 Aをハイインビーダンスの状態に保つようにしても良 い。

【①425】図79は、第11の実施形態による駆動装置の更に他の構成例を示す図である。この図79において、図77に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重複する説明は省略する。上記図77では、走査管極Yの印加管圧をグランドレベルにするためのスイッチSW23、SW24を、PDPの各表示ラインに共通な回路として構成していた。

【0426】とれに対して、図79に示す構成では、走査電極Yの印加電圧をグランドレベルにするためのスイッチSW25をスキャンドライバ31、の一部として組み込み、各表示ライン毎にスイッチSW25を設けている。これにより、各表示ライン毎に個別にスイッチング制御を行うことができる。また、走査電極Y側の回路を更に簡略化できるため、従来に比べて製造コストの低減化を実現することができる。なお、この図79のように構成した駆動波形も、図78と同様である。

6 【0427】(第12の実施形態)次に、本発明の第1 2の実施形態について説明する。以上に説明した第1~ 第11の実施形態では、電源回路に印加する電圧を正の 電圧とし、この正の電圧から第1の信号ラインOUTA および第2の信号ラインOUTBに正負の電圧を作り出 していた。これに対して、第12の実施形態は、電源回 路に印加する電圧を負の電圧とし、この負の電圧から第 1の信号ラインOUTAおよび第2の信号ラインOUT Bを通して出力ラインOUTCに正負の電圧を作り出す ものである。

【0428】図80は、第12の実施形態による駆動装置の構成例を示す図である。なお、図80において、図2に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、重複する説明は省略する。図80と図2との違いは、電源回路43、43、に印加する電圧が、図2の場合は正の電圧(+Vs/2)であったのが、図80では負の電圧(-Vs/2)となっている点である。

【0429】とのように電源回路43、43 に印加する電圧の極性が反対となっていることにより、コンデン50 サC1の接続される位置が図80と図2とで異なってい

特許3201603

る。すなわち、図2の場合は、スイッチSW2とスイッ チSW3との間にコンデンサClが接続されていたが、 図80の場合は、スイッチSW1とスイッチSW2との 間に接続される。

81

【0430】図81は、上記図80のように模成した駆 動装置によるPDPの維持放電期間における駆動波形を 示すタイムチャートである。電源回路43,43'に正 の電圧を印加するようにした上述の第1~第11の実施 形態では、コンデンサClに電荷を蓄積するまでの期間 ング制御して負荷20に正の弯圧を印加し、その後スイ ッチSW2.SW5をスイッチング制御することによっ て負荷20に負の弯圧を印削するようにしていた。

【0431】とれに対して、電源回路43,431に負 の電圧を印加するようにした第12の実施形態では、コ ンデンサC上に電荷を蓄積するまでの期間では、主にス イッチSW1、SW3、SW5をスイッチング制御して 負荷20に負の電圧を印加し、その後スイッチSW2, SW4をスイッチング制御することによって負荷20に 正の電圧を印加するようにしている。その他の駆動波形 26 の基本的な部分は既に述べたものと同様なので、ここで は詳しい説明は省略する。

【0432】とのように、電源回路43、43、に負の 弯圧を印加するようにした第12の実施形態において も、電源回路43、43'やドライバ回路44、44' に内に備えられる各素子の耐圧を従来と比べて低く抑え るととができる。これにより、構成が小さく安価な素子 を用いることができ、回路構成の簡素化と製造コストの 低減を実現することができる。また、第12の実施形態 の図80が示す電源回路43,43 に正の電圧を印加 30 し、図81が示す出力ラインOUTCの弯圧をGND。 VS間にて振幅させる動かし方もある。

【り433】図82は、第12の実施形態による駆動装 置の他の構成例を示す図であり、図80 および図77、 図79と同様の構成には同じ符号を付している。 すなわ ち、この図82に示す駆動装置は、図77、図79に示 した回路に図80のアイデアを組み合わせたものであ る。このようにすれば、図77および図79に示した走 査電極丫側の回路を削減することができる。さらに、場 も可能である。

【()434】 (第13の実施形態) 次に、本発明の第1 3の実施形態について説明する。図83は、第13の実 施形態による駆動装置の構成例を示す図である。との図 83に示す構成は、図2に示した構成を更に応用したも のであり、互いに対応する構成には同一の符号を付し、 重複する説明を省略する。

【0435】図83において、共通電極X側のスイッチ SW1, SW2は、図示しないA/D電源より発生され 列に接続される。上記2つのスイッチSW1, SW2の 中間からはコンデンサClの一方の端子が接続され、こ のコンデンサClの他方の端子とグランドとの間には、 スイッチSW3が接続される。

【り436】また、上記電圧(Vs/4)の電源ライン とグランドとの間に接続されたスイッチSW1、SW2 と並列に、スイッチSW27、コンデンサC7およびス イッチSW28が直列に接続される。さらに、スイッチ SW26は、上記コンデンサC1の他方の銚子と、コン では、主にスイッチSW1、SW3、SW4をスイッチ 10 デンサC7のスイッチSW27に接続される一方の蝎子 との間に接続される。そして、上記コンデンサC1の一 方の端子とコンデンサCIの他方の端子との間にドライ バ回路4.4が接続される。このドライバ回路4.4は、2 つのスイッチSW4, SW5を備えている。

> 【0437】また、走査電極丫側のスイッチSW1.。 SW2 は、図示しないA/D電源より発生される電圧 (Vs/4)の電源ラインとグランドとの間に直列に接 続される。上記2つのスイッチSW11, SW21の中 間からはコンデンサC4の一方の蝎子が接続され、この コンデンサC4の他方の端子とグランドとの間には、ス イッチSW3、が接続される。

> 【0438】また、上記電圧 (Vs/4) の電源ライン とグランドとの間に接続されたスイッチSW1`、SW 2 と並列に、スイッチSW27 、コンデンサC8お よびスイッチSW28 が直列に接続される。さらに、 スイッチSW26 は、上記コンデンサC4の他方の蟾 子と、コンデンサC8のスイッチSW27~に接続され る一方の繼子との間に接続される。そして、上記コンデ ンサC4の一方の蝎子とコンデンサC8の他方の端子と の間にドライバ回路4.4、が接続される。このドライバ 回路4.4°は、2つのスイッチSW4°, SW5°を債 えている。

【0439】図84は、本実施形態の駆動装置による維 **痔放電期間における駆動液形の詳細例を示すタイムチャ** ートである。図84に示すように、共通電極X側では、 最初に5つのスイッチSW1、SW3、SW27、SW 28、SW5がONとなり、残りのスイッチSW2、S W26, SW4はOFFとなる。これにより、第1の信 号ラインOUTAの電圧は、スイッチSW1を介して与 台によってはVsc= Vsとし、Vsc電源を削減すること 40 えられる電圧レベル(Vs /4)となり、第2の信号ラ インOUTBの電圧はグランドレベルのままとなる。こ のとき、コンデンサC1とコンデンサC7には、それぞ れ電圧(Vs/4)に相当する電荷が蓄積される。さら に、スイッチSW5がOFFとなってスイッチSW4が ONとなることにより、第1の信号ラインOUTAの弯 圧(Vs/4)が出力ラインOUTCに出力され、負荷 20の共通電極Xに印加される。

【0440】次に、スイッチSW26、SW27、SW 28、SW4がONとなり、残りのスイッチSW1、S る電圧(V s / 4)の電纜ラインとグランドとの間に直 50 ₩2、SW3、SW5はOFFとなる。これにより、電 83

圧(Vs/4)の電源ラインとグランドとの間にコンデ ンサC1, C?が直列接続される状態となる。このと き、コンデンサC1, C7には弯圧(Vs/4)分の弯 荷が蓄積されているため、第1の信号ラインOUTAの 電圧は、2つのコンデンサC1, C7の電荷が足し込ま れた結果として(Vs/2)となる。この状態でも、第 2の信号ラインOUTBの電圧はグランドレベルのまま である。このとき、スイッチSW5がOFF、スイッチ SW4がONとなっていることにより、第1の信号ライ ンOUTAの電圧(Vs/2)が出力ラインOUTCに 10 となる。これにより、第1の信号ラインOUTAの電圧 出力され、負荷20の共通電極Xに印刷される。

【0441】次のタイミングでは、スイッチSW1, S W3、SW27、SW28、SW4がON、残りのスイ ッチSW2, SW26, SW5がOFFとなる。これに より、第1の信号ラインOUTAにはスイッチSW1を 介して弯圧 (Vs/4) が供給される。この状態でも、 第2の信号ラインOUTBの電圧はグランドレベルのま まである。このとき、スイッチSW5がOFF、スイッ チSW4がONとなっていることにより、第1の信号ラ に出力され、負荷20の共通電極Xに印加される。

【0442】次に、SW4をOFF、スイッチSW5を ONに切り替える。これにより、第2の信号ラインOU TBの電圧が出力ラインOUTCに出力され、負荷20 の共通電極器に対する印加電圧がグランドレベルとされ る。

【0443】その後、スイッチSW3、SW26、SW 5がON、残りのスイッチSW1, SW2, SW27, SW28、SW4がOFFとなることにより、第2の信 号ラインOUTBの電圧が、コンデンサC7に蓄積され 30 ていた電荷に応じて (-Vs/4) に引き下げられる。 このとき、スイッチSW5がONとなっていることによ り、第2の信号ラインOUTBの電圧(-Vs/4)が 出力ラインOUTCに出力され、負荷20の共通電極X に印加される。

【0444】次に、スイッチSW3がOFF、スイッチ SW2がONに切り替えられる。これにより、共通電極 Xとグランドとの間にコンデンサC1、C7が直列接続 される状態となる。このとき、コンデンサC1、C7に れら2つのコンデンサC1、C7の電荷が足し込まれた 結果として、第2の信号ラインOUTBの管圧が(-V s/2)に引き下げられる。また、第1の信号ライン〇 UTAの電圧は、グランドレベルのままである。このと き、スイッチSW5がONとなっているので、第2の信 号ラインOUTBの電圧 (-Vs/2) が出力ラインO UTCに出力され、負荷20の共通電極Xに印加され

【0445】その後、スイッチSW2がOFF。スイッ

1の信号ライン〇UTAの電圧が (+ V s / 4) に引き 上げられるとともに、第2の信号ラインOUTBの常圧 が (-Vs/4) に引き上げられる。 このとき、スイッ チSW5がONとなっていることにより、第2の信号ラ インOUTBの電圧(-Vs/4)が出力ラインOUT Cに出力され、負荷20の共通電極Xに印加される。 【り446】次に、最初の状態と同様に、5つのスイッ ≠SW1, SW3, SW27, SW28, SW5 #O N、残りのスイッチSW2、SW26、SW4はOFF が (Vs/4)となり、第2の信号ラインOUTBの弯 圧がグランドレベルとなる。このとき、第2の信号ライ ンOUTBの電圧が出力ラインOUTCに出力され、負 商20の共通電極Xに対する印加電圧がグランドレベル とされる。以降同様に繰り返されていく。

84

【り447】なお、この図84では図示していないが、  **走査電極Y側の各スイッチSW1<sup>1</sup> 、SW2<sup>1</sup> 、SW** 3'. SW26', SW27', SW28', SW 41. SW5 についても共通電極X側と同様のスイッ イン〇UTAの電圧(V s /4)が出力ライン〇UTC 20 チング制御が行われる。ただし、図84に示すよろに、 共通電極X側の出力ラインOUTCの出力電圧と走査電 極丫側の出力ラインOUTC」の出力電圧とが互いに逆 相となるようにスイッチング制御が行われる。

> 【り448】以上のように、本実施形態によれば、電圧 (Vs/4)を発生する1つの電源から、正負の電圧 (±Vs/2)を交互に繰り返す駆動波形を出力ライン OUTC, OUTC 上に作りだすことができる。そし て、このようにして作り出した正負の電圧(±Vs/ 2)を共通電極X側の出力ラインOUTCおよび走査電 極Y側の出力ラインOUTC に逆組にて印加すること により、負荷20の両電極X、Y間に差電圧(Vs)を 印加することができる。

【り449】上途したように、容置性の負荷20を駆動 する際、その電力は、負荷20の容量Cp、負荷20の 駆動電圧V、負荷20に電圧を印加する際の周波数 f を 用いて、2Cp・V2・fで表される。本実能形態おい ては、負荷20に印加する電圧の絶対値は従来の1/4 で良く、その代わりに負荷20に電圧を印加する際の周 波数が4倍となるので、負荷20を駆動する際の電力ロ は電圧 (Vs/4)分の電荷が蓄積されているため、こ 40 スは、2Cp・(V/4)2・(4f)で表され、従来 の1/4に抑制することができる。したがって、特に電 力回収回路を設けなくても、従来と比べて電力利用効率 を向上させることができる。

【0450】なお、ここでは、共通電極Xおよび走査管 極Yの両側から正負の弯圧(± Vs/2)を逆組にて印 加するようにしたが、第11の実施形態と同様に、例え は走査驾極Y側をグランドに接続し、共通電極Xに正負 の電圧(± V s)を印加するようにしても良い。この場 台の構成は図85のようになる。この図85の構成にお チSW3がONに再び切り替えられる。これにより、第 50 いて、共通電極X側の機成は、図83に示した構成とほ (43)

ぼ同様であり、電源ラインが (Vs/4) ではなく (V s/2)となるのみが相違する。また、図85の構成で は、走査電極子側はグランドに接続されている。この場 台の駆動波形は図86のようになる。

【0451】とのように、図85の例によれば、電圧 (Vs/2)を発生する1つの電源から、正負の電圧 (±Vs)を交互に繰り返す駆動波形を出力ラインQU TC上に作りだすことができる。

【0452】また、図83の例では電圧(Vs/4)の A/D電源を用いて駆動波形を発生させる例を示した が、図83に示したスイッチSW26~SW28および コンデンサロスと同様の構成を有する低電圧低電力回路 部を更に直列に追加していくことにより、更に小さい電 圧 (例えば、1/8Vs. 1/16Vs, …)のA/D 電源を用いて同様の駆動波形を発生させることが可能で ある。よって、負荷20を駆動する際の電力ロスを更に 低減することができる。例えば、上述の低電圧低電力回 路部をn段直列に入れた場合、負荷20を駆動する際の 電力ロスは、2 Cp・(V/n)2・(nf)で表さ れ、従来の1/nに抑制することができる。

【り453】図87は、第13の実施形態による駆動装 置の他の構成例を示す図であり、図83に示した駆動装 置と同一の構成部分には同一の符号を付し、重複する説 明を省略する。

【0454】図87に示す駆動装置では、図83に示し た構成に加えて、英通電極X側にスイッチSW30、定 査電極Y側にスイッチSW30 を備えている。スイッ チSW30は、コンデンサC1の一方の蝎子と、コンデ ンサC7の他方の幾子との間に接続される。また、スイ ンデンサC8の他方の端子との間に接続される。スイッ チS♥1は、Vs/4電源ラインとコンデンサC1の一 方の端子との間に接続される。スイッチSW1'は、V s/4電源ラインとコンデンサC4の一方の鑑子との間 に接続される。また、コンデンサC?の一方の端子は第 1の信号ラインOUTAに接続され、コンデンサC8の 一方の鑷子は第3の信号ラインOUTA に接続され る。

【0455】また、図83ではスイッチSW28が第2 の信号ラインOUTBとグランドとの間に接続され、ス 40 イッチSW28、が第4の信号ラインOUTB、とグラ ンドとの間に接続されていたのに対し、図87では、ス イッチSW28が第2の信号ラインOUTBとスイッチ SW3との間に接続され、スイッチSW28 が第4の 信号ラインOUTB とスイッチSW3 との間に接続 されている。

【0456】図88は、図87に示した駆動装置による 維持放電期間における駆動波形の詳細例を示すタイムチ ャートである。図88に示すように、共通電極X側の第 1の信号ラインOUTAの駆動波形は、以下に述べる2 50 C の出力管圧とが互いに逆相となるようにスイッチン

点を除いて図84に示したものと同様である。第1点目 の钼違は、上記図84の例では、第1の信号ライン〇〇 TAの弯圧に正の弯圧が印加されているとき、第2の信 号ラインOUTBの電圧はグランドレベルに固定してい たが、図88の例では、第1の信号ラインOUTAの弯 匠を(+Vs/2)としている間に第2の信号ラインO UTBの電圧を(+Vs/4)に上げている点である。 【0457】2点目の相違は、上記図84の例では、第 2の信号ラインOUTBの電圧を (-Vs/2) として 19 いる間に第1の信号ラインOUTAの電圧はグランドレ ベルとしていたが、図88の例では(-٧s/4)レベ ルまで下げるようにしている点である。以下、この2点 目の相違について詳しく説明する。 【0458】すなわち、スイッチSW1, SW2. SW

36

4. SW27. SW28EOFF, スイッチSW3, S W5、SW26をONにして第2の信号ラインOUTB の電圧をグランドレベルから(-Vs/4)に下げると きに、スイッチSW30はOFFとしておくことによ り、第1の信号ラインOUTAの弯圧を(Vs/4)か 20 ちグランドレベルに下げる。なお、ここではスイッチS W3とスイッチSW26とをONとしているが、スイッ チSW3, SW26はOFFとし、スイッチSW2, S W27をONとする方法でも良い。更に、スイッチSW 28もONとすれば、コンデンサC?とコンデンサC! とを並列に接続できるため、コンデンサClに充電され ている電荷をより有効に使うことができる。

【り459】次に、このように第1の信号ライン〇UT

Aの電圧をグランドレベル、第2の信号ラインOUTB の電圧を(-Vs/4)とした状態で、スイッチSW2 ッチS♥30°は、コンデンサC4の一方の鑢子と、コ 30 をON、スイッチS♥3をOFFに切り替えることによ り、第1の信号ラインOUTAの弯圧をグランドレベル から(-Vs/4)、第2の信号ラインOUTBの弯圧 を (- V s / 4) から (- V s / 2) に下げる。 【0460】その後、スイッチSW2がOFF、スイッ チSW3がONに再び切り替えられる。これにより、第 1の信号ラインOUTAの電圧がグランドレベルに引き 上げられるとともに、第2の信号ラインOUTBの電圧 が(-Vs/4)に引き上げられる。次に、最初の状態 と同様に、スイッチSW1、SW3、SW27、SW2 8、SW5がON、残りのスイッチSW2, SW26, SW4, SW30はOFFとなる。これにより、第1の 信号ラインOUTAの弯圧が(Vs/4)となり、第2 の信号ライン〇UTBの電圧がグランドレベルとなる。 【i) 4.6.1】走査電極Y側の各スイッチSW1', SW 2'. SW3'. SW26', SW27', SW2 8'、SW4'、SW5'、SW30' についても共通 電極X側と同様のスイッチング制御が行われる。ただ し、図87に示すように、共通電極X側の出力ラインO

UTCの出力電圧と走査電極Y側の出力ラインOUT

特許3201603

87

グ訓御が行われる。

【0462】以上のように、図87の構成例において も、電圧 (Vs/4) を発生する1つの電源から、正負 の電圧(±Vs/2)を交互に繰り返す駆動波形を出力 ラインOUTC、OUTC'上に作りだすことができ る。そして、このようにして作り出した正負の翼圧(± Vs/2)を共通電極X側の出力ラインOUTCおよび 走査電極Y側の出力ラインOUTC に逆相にて印加す ることにより、負荷20の両電極X、Y間に差電圧(V s)を印加することができる。このように、負荷20に 10 の電源ラインにより構成し、負荷20の片側にて電圧 印刷する電圧の絶対値は従来の1/4で良ことから、負 前20を駆動する際の電力ロスは、従来の1/4に抑制 することができる。したがって、特に電力回収回路を設 けなくても、従来と比べて電力利用効率を向上させるこ とができる。

【0463】また、出力ラインOUTC (OUTC) } の電圧をグランドレベルにする方法は、第1の信号ライ ンOUTA(OUTA)の電圧をグランドレベル、第 2の信号ラインOUTB (OUTB) ) の弯圧を (~V s/4) にしてスイッチSW4 (SW4.) をONにす 20 る方法もあるが、コンデンサC1, C7, C4、C8を 充電する期間を長くするためには、図87に示した例の 方が好ましい。

【り464】なお、ここでは、共通電極Xおよび走査電 極Yの両側から正負の弯圧(± V s / 2 )を逆組にて印 加するようにしたが、第11の実施形態と同様に、例え ば走査電極Y側をグランドに接続し、共通電極Xに正負 の電圧(±Vs)を印加するようにしても良い。この場 台の構成は図89のようになる。この図89の構成にお いて、共通電極X側の構成は、図87に示した構成とほ 39 ぼ同様であり、電源ラインが (Vs/4) ではなく (V s/2)となるのみが相違する。また、図89の構成で は、走査電極丫側はグランドに接続されている。この場 台の駆動波形は図90のようになる。

【0465】このように、図89の例によれば、電圧 (Vs/2)を発生する1つの電源から、正負の電圧 (±Vs)を交互に繰り返す駆動波形を出力ラインOU TC上に作りだすことができる。

【0466】また、図87の例では電圧 (Vs/4)の A/D電源を用いて駆動波形を発生させる例を示した が、図87に示したスイッチSW26~SW28、SW 3 () およびコンデンサC? と同様の構成を有する低電圧 低電方回路部を更に直列に追加していくことにより、更 に小さい弯圧(例えば、1/8Vs. 1/16Vs, …)のA/D電源を用いて同様の駆動液形を発生させる ことが可能である。よって、負荷20を駆動する際の弯 カロスを更に低減することができる。例えば、上述の低 宮圧低電力回路部をn段直列に入れた場合、負荷20を 駆動する際の電力ロスは、2Cp・(V/n)2・(n f)で表され、従来の1/nに抑制することができる。

【0467】図91は、第13の実施形態による駆動装 置の他の構成例を示す図であり、図89および図77に 示した駆動装置と同一の構成部分には同一の符号を付 し、重復する説明を省略する。

88

【0468】図91に示す駆動装置は、図89の例のよ うに共通電極X側に低電圧低電力回路部を2段直列に入 れることと、図80に示したように電源として負の電圧 (-Vs/2) を用いることと、図??に示したように 走査電極Y側をスキャンドライバ3 1° および電圧Vsc (±Vs)を印削することを組み合わせたものである。 【り469】とのように構成することにより、共通電極 X側から負荷20に弯圧(±Vs)を印加し、走査電極 Y側の回路の簡略化が可能となる。また、外部電源電圧 が(-Vs/2)であり、負荷20に対する消費電力は 従来の1/2になる。また、ドライバ回路44とスキャ ンドライバ3 1 の耐圧はVs/2 (Vsc=Vs/2の 場合)以上であれば良く、耐圧を従来の1/2に抑える ことができる。

【0470】図92は、図91に示した駆動装置による 維持放電期間における駆動液形の詳細例を示すタイムチ ャートである。図92に示すように、共通電極X側の出 カラインOUTCおよび走査電極丫側の出力ラインOU TC1の駆動波形は、図90に示したものと全く同様で ある。また、共通電極X側の第1の信号ラインOUTA および第2の信号ラインOUTBの駆動波形は、図90 の倒ではグランドレベルの期間よりも(Vs/2)レベ ルの期間の方が長かったのに対して、図92の例ではこ れとは逆に (V s / 2 ) レベルの期間より グランドレベ ルの期間の方が長い点を除き、両図の駆動波形はほぼ同 様である。

【り471】なお、出力ラインOUTCの電圧をグラン ドレベルにする方法は、第1の信号ラインOUTAの電 圧を(Vs/2)、第2の信号ラインOUTBの電圧を グランドレベルにしてスイッチSW5をONにする方法 もあるが、コンデンサC1、C7を充電する期間を長く するためには、図92に示した例のように、第1の信号 ラインOUTAの電圧をグランドレベル、第2の信号ラ イン〇UTBの電圧を(-Vs/2) グランドレベルに 40 してスイッチSW4をONにする方が好ましい。

【り472】また、タイムチャートの最初の部分で第1 の信号ラインOUTAの電圧を(Vs/2)、第2の信 号ラインOUTBの電圧をグランドレベルにする方法と して、図92の例では、スイッチSW1とスイッチSW 30とをONとしているが、スイッチSW2とスイッチ SW28とをONにする方法もある。更に、スイッチS W27もONとすれば、コンデンサC1に充電されてい る電荷をより有効に使うことができる。

【0473】以上第1~第13の真餡形態について説明 50 してきたが、これらの駆動装置は、プラズマディスプレ

qr,

(45)

イ装置に適用することが可能である。プラズマディスプレイ装置の構成は、上記図99〜図101に示した通りである。

【①474】(第14の実施形態)次に、本発明の第14の実施形態について説明する。第14の実施形態は、以上各実施形態に示した駆動方法を、本出類人が既に取得済みの特許2801893号に記載の駆動方法に適用したものである。図93および図94は、上記特許2801893号に記載されたPDPの概略構成およびブラズマディスプレイ装置の概略構成を接等して示した図で 10ある。また、図95は、この特許2801893号に記載の駆動方法を実現する駆動装置の構成を機略的にまと

【9475】以下に、上記特許2891893号に記載の駆動方法を図95に従って簡単に説明する。図95において、負荷20(PDP)の一面に設けられた互いに平行な復数の共通電極Xのうち、奇数番目の共通電極Xのは奇数用のXoドライバ61に接続され、偶数番目の共通電極Xeは偶数用のXeドライバ62に接続される。

めて示した図である。

【0476】また、負荷20(PDP)の一面に設けられた互いに平行な複数の走査階極Y1~Ynは、それぞれ各表示ライン毎に設けられたスキャンドライバ31-1~31-nのうち、奇数番目のスキャンドライバ31-1~31-3…は奇数用のYo共通回路63に接続され、偶数番目のスキャンドライバ31-4…は偶数用のYe共通回路64に接続される。

【0477】そして、あるタイミングも1では、Xoドライバ61とYo共通回路63およびXeドライバ62とYe共通回路64の組合せで共通電極Xおよび走査管極Yを駆動する。また、次のタイミングも2では、Xoドライバ61とYe共通回路64およびXeドライバ62とYo共通回路63の組合せで共通電極Xおよび走査管極Yを駆動する。

【①478】以上の動作を、奇数の表示ラインと偶数の表示ラインとを別々のフィールドに分けて表示し、これを交互に繰り返すことで全画面を表示する。図99に示した従来のブラズマディスプレイ装置では、上述のタイ 40ミング t 1 における駆動に相当する駆動しか行わないのに対し、図95の例では、タイミング t 1 における表示ラインの駆動を補間する駆動をタイミング t 2で行うことにより、PDPの表示ラインを挺似的に2倍に増やし、表示の解像度および輝度を向上できるようにしている

【0479】第14の実施形態では、との図96に示す Xoドライバ61、Xeドライバ62、Yo共通回路6 3、Ye共通回路64のそれぞれに上記第1~第13で 説明した構成を適用するものである。すなわち、図95 50

に示す負荷20はプラズマディスプレイパネルであり、例えば図56~図60で説明した動作をXoドライバ61、Xeドライバ62、Yo共通回路63、Ye共通回路64に当てはめることにより説明できる。図56のスキャンドライバ31 は図95の31、-1、31、-3…に当てはめることにより説明できる。

【①480】とのようにすれば、素子の耐圧を低く抑え、低電圧化による省電力化と、低電圧化および低耐圧 化によるコストダウンを実現しながら、PDPの表示解 像度の向上および輝度向上を実現することができる。

【0481】(第15の実施形態)次に、本発明の第15の実施形態について説明する。図96は、図2に示した構成を更に応用したものであり、互いに対応する構成には同一の符号を付している。図2との違いは、電源回路の入力電圧のみである故、出力ラインOUTC、OUTC、の出力波形は図97のようになる。動作の詳細については、図2と同じ故、省略する。

【①482】(その他の実施形態)図98は、その他の実施形態を説明するための図である。この図98は、コンデンサC1に電圧を印削する他の方法を示したものである。すなわち、VINなる電源を一次側に設置し、2次側において、コイルし1、し2を使って入力電圧VINに対して任意のn倍の電圧nVINを生成し、コンデンサC1に印加する。そして、スイッチSW2、SW3を用いて上記各実施形態の動作を実現する。このように構成すると、スイッチSW1を省略することができるとともに、電源を簡易化することができる。

【①483】なお、以上の各実施形態では、平面表示装置。特に交流駆動型PDP装置の負荷に対して駆動弯圧を印削する例について説明してきたが、本発明で対象とする負荷はこの例に限定されるものではなく、EL表示装置あるいは平面表示装置以外にも適用することも可能である。

【り484】(付記1)表示手段となる容置性負荷に対 して所定電圧を印加するマトリクス型平面表示装置の躯 動装置において、前記容量性負荷の一端に高レベルの第 1の電圧を供給するための第1の信号ラインと、前記容 登性負荷の前記一端に前記第1の弯圧に対して低レベル の第2の電圧を供給するための第2の信号ラインと、前 記容量性負荷の他端に高レベルの第3の弯圧を供給する ための第3の信号ラインと、前記容量性負荷の前記他繼 に前記第3の電圧に対して低レベルの第4の電圧を供給 するための第4の信号ラインとを備え、前記第2の信号 ラインの弯圧を、前記第1ねよび第2の弯圧の間であっ て、両弯圧の基準レベルとなる第5の電圧に設定し、且 つ、前記第1の信号ラインの電圧を前記高レベルの第1 の電圧に設定して、前記第1の信号ラインを介して前記 高レベルの第1の弯圧を前記容置性負荷の前記一端に対 して供給するとともに、前記第3の信号ラインの電圧

50 を、前記第3および第4の電圧の間であって、両電圧の

92

基準レベルとなる第6の電圧に設定し、且つ、前記第4 の信号ラインの電圧を前記低レベルの第4の電圧に設定 して、前記第4の信号ラインを介して前記低レベルの第 4の電圧を前記容置性負荷の前記他端に対して供給する ことにより、前記容置性負荷に対して、前記高レベルの 第1の電圧と前記低レベルの第4の電圧との差電圧を印 加する第1の状態と、前記第1の信号ラインの電圧を前 記墓準レベルとなる第5の電圧に設定し、且つ、前記第 2の信号ラインの電圧を前記低レベルの第2の電圧に設 定して、前記第2の信号ラインを介して前記低レベルの 19 第2の電圧を前記容置性負荷の前記一端に対して供給す るとともに、前記第4の信号ラインの電圧を前記基準レ ベルとなる第6の電圧に設定し、且つ、前記第3の信号 ラインの電圧を前記高レベルの第3の電圧に設定して、 前記第3の信号ラインを介して前記高レベルの第3の電 圧を前記容置性負荷の前記他端に対して供給することに より、前記容量性負荷に対して、前記低レベルの第2の 電圧と前記高レベルの第3の電圧との差電圧を印加する 第2の状態と、が交互に実施されるよう制御されること を特徴とする駆動装置。

91

【0485】(付記2)前記第1、第2の信号ラインの 間に設け、前記第1の信号ラインから与えられる前記高 レベルの第1の電圧と、前記第2の信号ラインから与え られる前記低レベルの第2の電圧とを選択的に前記容置 性負荷の一端に印加し、前記容置性負荷を駆動する第1 の駆動回路、および前記第3、第4の信号ラインの間に 設け、前記第3の信号ラインから与えられる前記高レベ ルの第3の弯圧と、前記第4の信号ラインから与えられ る前記低レベルの第4の電圧とを選択的に前記容量性負 荷の他端に印刷し、前記容量性負荷を駆動する第2の躯 動回路の少なくとも一方を備えることを特徴とする付記 1 に記載の駆動装置。

(付記3) 前記墓準レベルとなる第5の電圧および前記 基準レベルとなる第6の電圧の少なくとも一方はグラン ドレベルの弯圧であることを特徴とする付記!に記載の 駆動装置。

【0486】(付記4)前記第1の信号ラインおよび前 記第2の信号ラインに、前記高レベルの第1の電圧およ び前記低レベルの第2の電圧を供給するための。前記基 歩レベルとなる第5の管圧に対して正の管圧を発生する 40 電源を用いることを特徴とする付記 1 に記載の駆動装 <u>~</u>

【0487】(付記5)前記第1の信号ラインおよび前 記第2の信号ラインに、前記高レベルの第1の電圧およ び前記低レベルの第2の電圧を供給するための前記基準 レベルとなる第5の弯圧に対して負の電圧を発生する弯 源を用いることを特徴とする付記』に記載の駆動装置。

【①488】(付記6)前記高レベルの第1の電圧と前 記高レベルの第3の電圧、前記低レベルの第2の電圧と

歩レベルとなる第5の電圧および前記基準レベルとなる 第6の電圧はグランドレベルの電圧であり、前記容置性 負荷の両端において、前記高レベルの第1の弯圧および 前記高レベルの第3の弯圧、または前記低レベルの第2 の電圧および前記低レベルの第4の電圧を発生する共通 の電源を有することを特徴とする付記1に記載の駆動装

【1)489】(付記7)前記高レベルの第1の電圧と前 記高レベルの第3の電圧、前記低レベルの第2の電圧と 前記低レベルの第4の弯圧はそれぞれ異なる値であるこ とを特徴とする付記1に記載の駆動装置。

(付記8)前記高レベルの第1の電圧または前記低レベ ルの第2の弯圧の一方、前記高レベルの第3の電圧また は前記低レベルの第4の電圧の一方は、グランドレベル の電圧であることを特徴とする付記?に記載の駆動装

【0490】(付記9)前記第3の信号ラインおよび前 記第4の信号ラインに、前記高レベルの第3の電圧およ び前記低レベルの第4の電圧を供給するための。前記基 26 進レベルとなる第6の弯圧に対して正の弯圧を発生する 電源を用いることを特徴とする付記1に記載の駆動装 置.

(付記10)前記第3の信号ラインおよび前記第4の信 号ラインに、前記高レベルの第3の電圧および前記低レ ベルの第4の電圧を供給するための。前記基準レベルと なる第6の弯圧に対して負の弯圧を発生する弯源を用い ることを特徴とする付記1に記載の駆動装置。

【()491】(付記11)前記高レベルの第1の電圧を 前記容置性負荷の一端に供給するタイミングを、前記低 レベルの第4の電圧を前記容置性負荷の他端に供給する タイミングよりも早くし、前記高レベルの第3の電圧を 前記容置性負荷の他端に供給するタイミングを、前記低 レベルの第2の電圧を前記容置性負荷の一端に供給する タイミングよりも早くすることを特徴とする付記1に記 載の駆動装置。

〈付記12〉前記高レベルの第1の電圧のバルス幅を前 記低レベルの第4の電圧のバルス幅より広くするととも に、前記高レベルの第3の電圧のバルス幅を前記低レベ ルの第2の弯圧のバルス帽より広くしたことを特徴とす る付記11に記載の駆動装置。

【0492】(付記13)前記低レベルの第4の電圧を 前記容置性負荷の他端に供給するタイミングを、前記高 レベルの第1の電圧を前記容置性負荷の一端に供給する タイミングよりも早くし、前記低レベルの第2の電圧を 前記容置性負荷の一端に供給するタイミングを、前記高 レベルの第3の電圧を前記容置性負荷の他端に供給する タイミングよりも早くすることを特徴とする付記 1 に記 戴の駆動装置。

【①493】(付記14)前記低レベルの第4の電圧の 前記低レベルの第4の電圧はそれぞれ同じ値で、前記基 50 パルス幅を前記高レベルの第1の電圧のパルス帽より広

特許3201603

くするとともに、前記低レベルの第2の電圧のバルス幅 を前記高レベルの第3の電圧のバルス帽より広くしたこ とを特徴とする付記13に記載の駆動装置。

【①494】(付記15)前記低レベルの第4の電圧が前記容置性負荷の他端に供給されている状態のときに、前記高レベルの第1の電圧を前記容置性負荷の一端に供給し、前記低レベルの第2の電圧が前記容置性負荷の一端に供給されている状態のときに、前記高レベルの第3の電圧を前記容量性負荷の他端に供給することを特徴とする付記1に記載の駆動装置。

【①495】(付記16)前記高レベルの第1の電圧が前記容置性負荷の一端に供給されている状態のときに、前記低レベルの第4の電圧を前記容量性負荷の他端に供給し、前記高レベルの第3の電圧が前記容置性負荷の他端に供給されている状態のときに、前記低レベルの第2の電圧を前記容量性負荷の一端に供給することを特徴とする付記1に記載の駆動装置。

【①496】(付記17)前記容費性負荷の一端に印加された電圧を前記高レベルの第1の電圧から前記低レベルの第2の電圧に切り替える前に、前記高レベルの第3 20の電圧を前記容量性負荷の他端に供給し、前記容量性負荷の一端をハイインピーダンスの状態にして、前記容置性負荷の他端に供給した前記高レベルの第3の電圧を前記低レベルの第4の電圧に切り替えることを特徴とする付記15に記載の駆動装置。

【0497】(付記18)前記容登性負荷の一端に印加された電圧を前記高レベルの第1の電圧から前記基準レベルとなる第5の電圧に切り替える前に、前記高レベルの第3の電圧を前記容置性負荷の他端に供給し、前記容置性負荷の一端をハイインビーダンスの状態にして、前30記容置性負荷の他端に供給した前記高レベルの第3の電圧を前記基準レベルとなる第6の電圧に切り替えることを特徴とする付記1に記載の駆動装置。

【り498】(付記19)前記高レベルの第1の電圧を前記容置性負荷の一端に供給するタイミングを、前記低レベルの第4の電圧を前記容置性負荷の他端に供給するタイミングよりも早くし、前記低レベルの第2の電圧を前記容置性負荷の一端に供給するタイミングを、前記高レベルの第3の電圧を前記容置性負荷の他端に供給するタイミングよりも早くするととを特徴とする付記1に記 40 載の駆動装置。

【①499】(付記20)前記高レベルの第1の電圧または前記低レベルの第2の電圧を供給するための第1の 電源ラインと前記基準レベルとなる第5の電圧を供給するための第1の基準ラインとの間に直列に接続された第 1.第2のスイッチと、前記第1、第2のスイッチの中間に一方の過子が接続されたコンデンサと、前記コンデンサの他方の端子と前記第1の基準ラインとの間に接続された第3のスイッチと、前記コンデンサの両端に接続された前記第1、第2の信号ラインとを備え、前記第 1. 第2の信号ラインから前記容置性負荷の一端を接続したことを特徴とする付記1に記載の駆動装置。

94

【0500】(付記21)前記コンデンサの両端に接続された前記第1.第2の信号ラインの間に直列に接続された第4、第5のスイッチを備え、前記第4、第5のスイッチの中間から前記容型性負荷の一端を接続したことを特徴とする付記20に記載の駆動装置。

【0501】(付記22)前記高レベルの第3の電圧または前記低レベルの第4の電圧を供給するための第2の 電源ラインと前記基準レベルとなる第6の電圧を供給するための第2の基準ラインとの間に直列に接続された第6、第7のスイッチと、前記第6、第7のスイッチの中間に一方の端子が接続されたコンデンサと、前記コンデンサの他方の端子と前記第2の基準ラインとの間に接続された第8のスイッチと、前記コンデンサの両端に接続された前記第3、第4の信号ラインとを備え、前記第3、第4の信号ラインから前記容置性負荷の他端を接続したことを特徴とする付記20に記載の駆動装置。

【 0 5 0 2 】 (付記 2 3) 前記コンデンサの両端に接続された前記第3. 第4の信号ラインの間に直列に接続された第9、第10のスイッチを備え、前記第9. 第10のスイッチの中間から前記容置性負荷の他端を接続したことを特徴とする付記 2 2 に記載の駆動装置。

【0503】(付記24)前記第1のスイッチをONにした後で前記第4のスイッチをONにすることを特徴とする付記21に記載の駆動装置。

(付記25)前記第4のスイッチをONにした後で前記 第1のスイッチをONにすることを特徴とする付記21 に記載の駆動鉄置。

6 (付記26)前記第1~第3のスイッチは、MOSFE Tと、当該MOSFETに接続したダイオードとにより 構成されることを特徴とする付記20に記載の駆動装 置。

【0504】(付記27)前記第1のスイッチは、前記 第1の電額ラインに接続されたpチャネルもしくはnチャネルのMOSFETと、当該pチャネルMOSFET のドレインもしくはnチャネルMOSFETのソースが アノードに接続されたダイオードとにより構成されることを特徴とする付記20に記載の駆動装置。

【0505】(付記28)前記第2のスイッチは、前記 第1の基準ラインに接続された n チャネルのMOSFE Tと、当該 n チャネルMOSFETのドレインがカソー ドに接続されたダイオードとにより構成されることを特 徴とする付記20に記載の駆動装置。

(付記29)前記第3のスイッチは、MOSFETおよび当該MOSFETに接続したダイオードを2組接続して構成されるととを特徴とする付記20に記載の駆動装置。

【①506】(付記30)前記第1~第5のスイッチの 50 制御を、記録媒体に記録されたプログラムに従って行う (48)

特許3201603

95

ことを特徴とする付記21に記載の駆動装置。

【①507】(付記31)前記高レベルの第1の電圧または前記低レベルの第2の電圧を供給するための第1の電源ラインと前記基準レベルとなる第5の電圧を供給するための第1の基準ラインとの間に直列に接続された第1、第4、第2のスイッチと、前記第4、第2のスイッチの中間に一方の端子が接続されたコンデンサと、前記コンデンサの他方の端子と前記第1の基準ラインとの間に接続された第3のスイッチと、前記第1、第4のスイッチの中間に接続された前記第1の信号ラインと、前記コンデンサの他方の端子に接続された前記第2の信号ラインと、前記1の信号ラインと前記第5のスイッチとを構え、前記第1の信号ラインと前記第5のスイッチとを構え、前記第1の信号ラインと前記第5のスイッチとの中間に前記容量性負荷の一端が接続されたことを特徴とする付記1に記載の駆動装置。

【0509】(付記33)前記第1の信号ラインおよび前記第2の信号ラインにオフセット電圧を発生させるオフセット回路を設けたことを特徴とする付記20に記載の駆動装置。

(付記34)前記容置性負荷に対して前記第1乃至第6 の電圧以外の電圧を供給するための回路を更に備えることを特徴とする付記22に記載の駆動装置。

【0510】(付記35)前記容費性負荷はプラズマディスプレイパネルであって、リセット期間中に書き込み 電圧を発生するための電源と前記第4の信号ラインとの 間に第11のスイッチを備えたことを特徴とする付記3 4に記載の駆動装置。

(付記36)前記第2の電源ラインから供給される電圧 と前記書き込み電圧を発生するための電源から供給され る電圧とを加算して前記容量性負荷に供給することを特 欲とする付記35に記載の駆動装置。

【 0511】(付記37)前記書き込み電圧を発生する ための電源から供給される電圧を単独で前記容量性負荷 に供給することを特徴とする付記35に記載の駆動接 置。

(付記38)前記リセット期間中に、時間経過に対して 55 キャンドライバ回路内のスイッチング素子によって前記

印加電圧が徐々に変化するバルスを前記容置性負荷に印加することを特徴とする付記35に記載の駆動装置。

96

【9512】(付記39)前記容査性負荷に対して前記 第1乃至第6の電圧以外の複数の電圧をそれぞれ異なる 電源から供給するための回路を頁に備えることを特徴と する付記22に記載の駆動装置。

(付記40)前記容置性負荷は線順欠走査型のディスプレイパネルであって、アドレス期間中に前記容量性負荷に印加するパルスを発生するスキャンドライバ回路を、前記第3、第4の信号ラインの間に設けたことを特徴とする付記22に記載の駆動装置。

【0513】(付記41)前記第1. 第2の信号ラインの間に電力回収回路を設けたことを特徴とする付記20 に記載の駆動装置。

(付記42)前記第3、第4の信号ラインの間に電力回収回路を設けたことを特徴とする付記22に記載の駆動装置。

【0614】(付記43)前記電力回収回路は、2系統の共振回路を備えることを特徴とする付記41に記載の駆動装置。

(付記44)前記電力回収回路は、1系統の共振回路を 備えることを特徴とする付記41に記載の駆動装置。

【①515】(付記45)前記電力回収回路内のコイルと前記容置性負荷との間にダイオードを備えたことを特徴とする付記41に記載の駆動装置。

号ラインとの間に接続された第4のスイッチとを構え、 (付記46)前記電力回収回路は、前記第1の信号ライ ンと前記第4のスイッチと前記第2の信号ラインとの中間に かと前記第2の信号ラインとの間に直列に接続された2 での電力回収用コンデンサと、前記2つの電力回収用コンデンサの中間からスイッチング素子を介して接続され (0509) (付記33)前記第1の信号ラインおよび 30 たコイルとを備えることを特徴とする付記41に記載の 証記第2の信号ラインにオフセット電圧を発生させるオ 駆動装置。

【0516】(付記47)前記容置性負荷はプラズマディスプレイパネルであって、前記第9のスイッチは、アドレス期間中に前記容置性負荷に印加するパルスを発生させるためのスイッチング素子であり、かつ、維持放電期間中に前記容置性負荷に印加するパルスを発生させるためのスイッチング素子であることを特徴とする付記23に記載の駆動装置。

【0517】(付記48)前記容置性負荷はプラズマディスプレイパネルであって、前記第10のスイッチは、アドレス期間中に前記容置性負荷に印加するパルスを発生させるためのスイッチング素子であり、かつ、維持放 電期間中に前記容置性負荷に印加するパルスを発生させるためのスイッチング素子であることを特徴とする付記23に記載の駆動装置。

【0518】(付記49)前記容置性負荷はプラズマディスプレイパネルであって、前記第3.第4の信号ラインの間に、アドレス期間中に前記容量性負荷に印加するパルスを発生するスキャンドライバ回路を備え、前記スキャンドライバ回路を備え、前記スキャンドライバ回路を備え、前記スキャンドライバ回路を備え、前記スキャンドライバ回路を開発する。

98

(49)

電方回収回路内のスイッチング動作を行うことを特徴と する付記42に記載の駆動装置。

【0519】(付記50)前記容置性負荷は接順次定査 型のディスプレイパネルであって、前記線順次走査型の ディスプレイバネルの各表示ライン毎に設けた前記スキ ャンドライバ回路から成る集積回路を備えたことを特徴 とする付記40に記載の駆動装置。

(付記51)前記スキャンドライバ回路は前記容量性負 荷の両側に設けられ、前記容置性負荷の両側におけるス り構成することを特徴とする付記50に記載の駆動装 置。

【0520】(付記52)前記容置性負荷はプラズマデ ィスプレイパネルであって、複数の走査電極と複数の共 通電極とが交互に配設されるとともに、該走査電極およ び共通電極に交差するように復数のアドレス電極が配設 されてなり、前記第1の信号ラインから与えられる前記 高レベルの第1の弯圧と、前記第2の信号ラインから与 えられる前記低レベルの第2の電圧とを選択的に前記プ ラズマディスプレイパネルの前記共通電極に印刷し、前 20 記第3の信号ラインから与えられる前記高レベルの第3 の電圧と、前記第4の信号ラインから与えられる前記低 レベルの第4の電圧とを選択的に前記プラズマディスプ レイパネルの前記走査電極に印加することを特徴とする 付記1に記載の駆動装置。

【0521】(付記53)前記共通電極および走査電極 に互いに逆位組の電圧を印刷することにより、前記容量 性負荷に対して前記差弯圧を印加することを特徴とする 付記52に記載の駆動装置。

(付記54) サステイン期間中に前記アドレス電極の電 位をグランドレベルとすることを特徴とする付記53に 記載の駆動装置。

【り522】(付記55)前記容置性負荷は緩順次定査 型およびメモリ型のディスプレイパネルであって、複数 の走査電極と複数の共通電極とが交互に配設されてな り、奇数香目の共通電極を駆動する奇数用共通電極ドラ イバと、偶数番目の共通電極を駆動する偶数用共通電極 ドライバとを備えるとともに、奇数番目の走査電極を駆 動する奇数用走査電極ドライバと、偶数香目の走査電極 を駆動する偶数用走査電極ドライバとを備え、前記奇数 40 用共通電極ドライバおよび前記偶数用共通電極ドライバ はそれぞれ前記第1、第2の信号ラインを備え、前記奇 数用走査電極ドライバおよび前記偶数用走査電極ドライ パはそれぞれ前記第3、第4の信号ラインを備え、ある タイミングにおいては前記奇数用共通電極ドライバと前 記奇数用走査電極ドライバ、および前記偶数用共通電極 ドライバと前記偶数用定査電極ドライバとの組み合わせ で前記複数の走査電極および複数の共通電極を駆動し、 別のタイミングにおいては前記奇数用共通電極ドライバ

電極ドライバと前記奇数用走査電極ドライバとの組み合 わせで前記複数の定査電極および複数の共通電極を駆動 することにより、前記共通電極側のドライバと前記走査 電極側のドライバとの組合せを交互に切り替えながら前 記容量性負荷に電圧を印刷することを特徴とする付記1 に記載の駆動装置。

【0523】(付記56)表示手段となる容置性負荷の 一端に高レベルの第1の電圧を供給するための第1の信 号ラインと、前記容置性負荷の前記一端に前記第1の弯 キャンドライバ回路なよび駆動回路を前記集補回路によ 10 圧に対して低レベルの第2の弯圧を供給するための第2 の信号ラインと、前記容量性負荷の他端に高レベルの第 3の電圧を供給するための第3の信号ラインと、前記容 置性負荷の前記他端に前記第3の弯圧に対して低レベル の第4の弯圧を供給するための第4の信号ラインとを値 え、前記容置性負荷に対して所定電圧を印加するマトリ クス型平面表示装置の駆動方法において、前記第2の信 号ラインの弯圧を、前記第1および第2の弯圧の間であ って、両電圧の基準レベルとなる第5の電圧とした状態 で、前記第1の信号ラインから与えられる前記高レベル の第1の弯圧を前記容置性負荷の一端に対して供給する とともに、前記第3の信号ラインの電圧を、前記第3お よび第4の電圧の間であって、両電圧の基準レベルとな る第6の電圧とした状態で、前記第4の信号ラインから 与えられる前記低レベルの第4の弯圧を前記容量性負荷 の他端に対して供給することにより、前記容置性負荷に 対して、前記高レベルの第1の電圧と前記低レベルの第 4の電圧との差電圧を印削する第1の印加工程と、前記 第1の信号ラインの電圧を前記基準レベルとなる第5の 弯圧とした状態で、前記第2の信号ラインから与えられ る前記低レベルの第2の電圧を前記容量性負荷の前記一 **端に対して供給するとともに、前記第4の信号ラインの** 電圧を前記基準レベルとなる第6の電圧とした状態で、 前記第3の信号ラインから与えられる前記高レベルの第 3の電圧を前記容置性負荷の前記他端に対して供給する ことにより、前記容置性負荷に対して、前記低レベルの 第2の電圧と前記高レベルの第3の電圧との差電圧を印 加する第2の印加工程と、を交互に実施するようにした ことを特徴とする駆動方法。

【り524】(付記57)表示手段となる容置性負荷に 対して所定管圧を印加するマトリクス型平面表示装置の 駆動装置において、前記容量性負荷の一端に高レベルの 第1の電圧を供給するための第1の信号ラインと、前記 容量性負荷の前記一端に前記第1の電圧に対して低レベ ルの第2の管圧を供給するための第2の信号ラインと、 前記容置性負荷の他繼に高レベルの第3の弯圧を供給す るための第3の信号ラインと、前記容量性負荷の前記他 場に前記第3の電圧に対して低レベルの第4の電圧を供 給するための第4の信号ラインとを備え、前記第2の信 号ラインの電圧を、前記第1および第2の電圧の間であ と前記偶数用走査管極ドライバ、および前記偶数用共通 50 って、両電圧の基準レベルとなる第5の電圧に設定し、

1/31/2005

100

且つ。前記第1の信号ラインの電圧を前記高レベルの第 1の電圧に設定して、前記第1の信号ラインを介して前 記高レベルの第1の電圧あるいは前記第2の信号ライン を介して前記墓準レベルとなる第5の電圧を前記容置性 負荷の前記一端に対して供給するとともに、前記第3の 信号ラインの電圧を、前記第3 および第4 の電圧の間で あって、両弯圧の基準レベルとなる第6の弯圧に設定 し、且つ、前記第4の信号ラインの電圧を前記低レベル の第4の客圧に設定して、前記第4の信号ラインを介し て前記低レベルの第4の電圧あるいは前記第3の信号ラ 10 インを介して前記基準レベルとなる第6の電圧を前記容 置性負荷の前記他端に対して供給する第1の状態と、前 記第1の信号ラインの弯圧を前記基準レベルとなる第5 の電圧に設定し、且つ、前記第2の信号ラインの電圧を 前記低レベルの第2の弯圧に設定して、前記第2の信号 ラインを介して前記低レベルの第2の電圧あるいは前記 第1の信号ラインを介して前記基準レベルとなる第5の 弯圧を前記容量性負荷の前記一端に対して供給するとと もに、前記第4の信号ラインの電圧を前記基準レベルと なる第6の電圧に設定し、且つ、前記第3の信号ライン の電圧を前記高レベルの第3の電圧に設定して、前記第 3の信号ラインを介して前記高レベルの第3の電圧ある いは前記第4の信号ラインを介して前記基準レベルとな る第6の電圧を前記容置性負荷の前記他端に対して供給 する第2の状態と、が交互に実施されるよう制御される ことを特徴とする駆動装置。

99

【0625】(付記58)前記第1の信号ラインと第2 の信号ラインとの間に、少なくとも2つのコンデンサを それら相互間に個別の第1のスイッチ手段を介して直列 に接続するとともに、前記第1のスイッチ手段の開放状 30 法。 態において前記各コンデンサを所定の電源ラインと基準 ラインとの間に並列接続するための第2のスイッチ手段 と、前記第1および第2の信号ラインを択一的に前記基 進ラインに接続するための第3のスイッチ手段とを備 え、前記電源ラインから並列接続状態の前記各コンデン がに充電電荷を供給した後、前記各コンデンサを前記第 1のスイッチ手段を介して直列状態に接続するととも に、当該直列状態のコンデンサの一端または他端を前記 第3のスイッチ手段を介して択一的に前記基準ラインに 接続した状態で、その対向する他編または一端から前記 40 第1または第2の信号ラインを介して前記高レベルの第 1の電圧または低レベルの第2の電圧を前記負荷の一端 に交互に供給することを特徴とする付記』に記載の駆動 炼酒.

【0526】(付記59)放電を実施するための少なく とも一対の電極を備えたプラズマディスプレイバネルを 有するプラズマディスプレイ装置の駆動方法において、 第1のレベルの電圧を前記一対の電極のうちの一方に供 給するとともに、該第1のレベルの電圧を第1のコンデ

第1のコンデンサに充電する第1の工程と、該第1のコ ンデンサの他方の幾子から該第1のレベルの弯圧と反対 の極性を有する第2のレベルの弯圧を出力し、該第2の レベルの電圧を該一対の電極のうちの一方に供給する第 2の工程と、第3のレベルの弯圧を前記一対の電極のう ちの他方に供給するとともに、該第3のレベルの電圧を 第2のコンデンサの一方の端子に供給して該第3のレベ ルの電圧を該第2のコンデンサに充電する第3の工程 と、該第2のコンデンサの他方の蝎子から該第3のレベ ルの電圧と反対の極性を有する第4のレベルの電圧を出 力し、該第4のレベルの電圧を該一対の電極のうちの他 方に供給する第4の工程とを含み、前記第1の工程およ び第4の工程を略同時に実施して、該第1のレベルの電 圧と該第4のレベルの管圧との電位差にて得られる放電 に必要な電圧を前記一対の電極間に印加し、次いで、前 記第2の工程および第3の工程を略同時に実施して、該 第2のレベルの電圧と該第3のレベルの電圧との電位差 にて得られる放電に必要な電圧を前記一対の電極間に印 加することを特徴とするプラズマディスプレイ装置の駆 20 動方法。

【0527】(付記60)前記第1および第2の各工程 において、前記第1または第2のレベルの弯圧を前記一 対の電極のうちの一方に供給した後に、基準電位である 第5のレベルの電圧を該一対の電極のうちの一方に供給 し、前記第3および第4の各工程において、前記第3ま たは第4のレベルの電圧を前記一対の電極のうちの他方 に供給した後に、基準電位である第6のレベルの電圧を 該一対の電極のうちの他方に供給することを特徴とする 付記59に記載のプラズマディスプレイ装置の駆動方

【 0 5 2 8 】 (付記 6 1 ) 表示手段となる容置性負荷の 一端に高レベルの第1の電圧を供給するための第1の信 号ラインと、前記容置性負荷の前記一端に前記第1の弯 圧に対して低レベルの第2の電圧を供給するための第2 の信号ラインと、前記容量性負荷の他端に高レベルの第 3の電圧を供給するための第3の信号ラインと、前記容 **畳性負荷の前記他繼に前記第3の電圧に対して低レベル** の第4の電圧を供給するための第4の信号ラインとを値 え、前記容置性負荷に対して所定電圧を印加するマトリ クス型平面表示装置の駆動方法において、前記第1の信 号ラインの電圧を前記高レベルの第1の電圧とし、前記 第2の信号ラインの電圧を前記第1および第2の電圧の 間であって、両電圧の基準レベルとなる第5の電圧とし た状態で前記第1の信号ラインから与えられる前記高レ ベルの第1の電圧あるいは前記第2の信号ラインから与 えられる前記基準レベルとなる第5の電圧を前記容置性 負荷の一端に対して供給するとともに、前記第4の信号 ラインの電圧を前記低レベルの第4の電圧とし、前記第 3の信号ラインの弯圧を前記第3および第4の電圧の間 ンサの一方の端子に供給して該第1のレベルの電圧を該 50 であって、両電圧の基準レベルとなる第6の電圧とした

(51)

102

状態で前記第4の信号ラインから与えられる前記低レベ ルの第4の弯圧あるいは前記第3の信号ラインから与え られる前記基準レベルとなる第6の電圧を前記容量性負 前の他繼に対して供給する第1の印加工程と、前記第2 の信号ラインの電圧を前記低レベルの第2の電圧とし、 前記第1の信号ラインの電圧を前記基準レベルとなる第 5の電圧とした状態で前記第2の信号ラインから与えら れる前記低レベルの第2の電圧あるいは前記第1の信号 ラインから与えられる前記墓準レベルとなる第5の弯圧 を前記容置性負荷の前記一端に対して供給するととも に、前記第3の信号ラインの弯圧を前記高レベルの第3 の電圧とし、前記第4の信号ラインの電圧を前記基準レ ベルとなる第6の弯圧とした状態で前記第3の信号ライ ンから与えられる前記高レベルの第3の弯圧あるいは前 記第4の信号ラインから与えられる前記基準レベルとな る第6の弯圧を前記容置性負荷の前記他端に対して供給 する第2の60<u>加工程と、を交互に実施するようにしたこ</u>

101

【0529】(付記62)前記高レベルの第1の電圧を供給するための電源に接続される一次側コイルと、両端 20 にコンデンサが接続された二次側コイルとを備えたトランスと、前記基準レベルとなる第5の電圧を供給する基準ラインと前記二次側コイルの一方の端子との間に接続された第1のスイッチと、前記基準レベルとなる第5の電圧を供給する基準ラインと前記二次側コイルの他方の端子との間に接続された第2のスイッチと、前記コンデンサの両端に接続された第2のスイッチと、前記コンデンサの両端に接続された前記第1、第2の信号ラインの間に直列に接続された第3、第4のスイッチとを備え、前記第3、第4のスイッチの中間から前記容置性負荷の一端を接続したことを特徴とする付記1に記載の駆動態 30 置。

とを特徴とする駆動方法。

【0530】(付記63)前記コンデンサの両端に接続された前記第3.第4の信号ラインの間に直列に接続された第9、第10のスイッチを備え、前記スキャンドライバ回路を、前記第9、第10のスイッチを介して前記第3.第4の信号ラインの間に接続したことを特徴とする付記40に記載の駆動装置。

【10531】(付記64)交流駆動型プラズマディスプレイパネルの放電セルを構成する一対の管極にそれぞれ接続されて、基準レベルの電圧から正および負方向に交互に極性反転するパルス電圧波形を互いに逆位相の関係で発生し、前記放電セルに両パルス電圧波形の差電圧として所定の維持パルス電圧を供給するようにした一対の駆動装置を含むプラズマディスプレイパネルの駆動回路において、前記それぞれの駆動装置は、接地電位を基準として前記所定の維持パルス電圧の略1/2の電圧を出力する単一の電源と、該電源から供給される電圧にてその一端から充電されるコンデンサと、該コンデンサの他端および一端を交互に接地電位に接続するとともに、その一端および他端を交互に前記各電極に接続するスイッ 50

チ手段とを含んでなることを特徴とするプラズマディスプレイパネルの駆動回路。

[0532]

【発明の効果】以上詳しく説明したように、本発明によれば、駆動装置内の各素子にかかる最大の電圧を、容置性負荷に印加すべき電圧よりも低い電圧とすることができ、各素子の耐圧を従来に比べて低く抑えることができる。これにより、構成が小さく妄価な素子を用いることができ、回路構成の簡素化と製造コストの低減を実現す10 ることができる。また、本発明によれば、容置性負荷に印加すべき電圧は、容置性負荷の両端から選択的に印加される電圧により形成される差電圧にて供給されるため、容置性負荷に運圧を供給する周期が従来の2倍になることによる消費電力の増加分を考慮しても、容量性負荷の一端のみから大電圧を供給していた従来に比べて全体としての電力のロスを小さくすることができる。

【図面の簡単な説明】

【図1】本実施形態による駆動装置の要素的特徴を示す 構成図である。

【図2】第1の実施形態による駆動装置の構成例を示す 図である。

【図3】図2に示した駆動装置による能特放運期間における駆動波形の例を示すタイムチャートである。

【図4】図2に示した駆動装置による維持放電期間における駆動波形の他の例を示すタイムチャートである。

【図5】第1の実施形態による駆動装置の具体的構成例 を示す図である。

【図6】スイッチの構成例を示す図であり、(a)はスイッチSW3の構成例を示し、(b)はスイッチSW

 SW2の構成例を示し、(c)はスイッチSW3の 構成例を示す図である。

【図7】維持放電期間において電極X、Yに印加するバルス電圧の駆動波形の例を示す図である。

【図8】維持放電期間において電極X、Yに印加するパルス電圧の駆動波形の例を示す図である。

【図9】維持放電期間において電極X、Yに印加するバルス電圧の駆動液形の例を示す図である。

【図10】維持放電期間において電極X, Yに印加する パルス電圧の駆動波形の例を示す図である。

「図11】維持放電期間において電極X、Yに印削する パルス電圧の駆動波形の例を示す図である。

【図12】維持放電期間において電極X, Yに印加する バルス電圧の駆動波形の例を示す図である。

【図13】維持放電期間において電極X, Yに印加する バルス電圧の駆動波形の例を示す図である。

【図14】図?に示した駆動波形を生成するためのスイッチング制御の倒を示すタイムチャートである。

【図15】図8に示した駆動波形を生成するためのスイッチング制御の例を示すタイムチャートである。

【図 16 】図9に示した駆動波形を生成するためのスイ

特許3201603

103

ッチング制御の例を示すタイムチャートである。

【図17】図10に示した駆動波形を生成するためのス イッチング制御の例を示すタイムチャートである。

【図18】図11に示した駆動波形を生成するためのス イッチング制御の例を示すタイムチャートである。

【図19】図11に示した駆動波形を生成するためのスイッチング制御の他の例を示すタイムチャートである。

【図20】図12に示した駆動波形を生成するためのスイッチング制御の例を示すタイムチャートである。

【図21】図13に示した駆動波形を生成するためのス 19 波形の例を示すタイムチャートである。 イッチング制御の例を示すタイムチャートである。 【図43】図41に示した電力回収回降

【図22】図13に示した駆動波形を生成するためのスイッチング制御の他の例を示すタイムチャートである。

【図23】第1の実施形態による駆動装置の他の構成例 を示す図である。

【図24】図23のように構成した駆動装置による維持 放電期間における駆動波形の例を示すタイムチャートで ある。

【図25】図23のように構成した駆動装置による維持 【図47】第6の 放電期間における駆動波形の他の例を示すタイムチャー 20 を示す図である。 トである。 【図48】第6の

【図26】第2の実施形態による駆動装置の構成例を示す図である。

【図27】第2の実施形態による駆動装置の他の構成例を示す図である。

【図28】図27のように構成した駆動装置による維持 放電期間における駆動波形の例を示すタイムチャートで ある。

【図29】第3の実施形態による駆動装置の構成例を示す図である。

【図30】第3の実施形態による駆動装置の他の構成例を示す図である。

【図31】図30のように構成した駆動装置による維持 放電期間における駆動波形の例を示すタイムチャートで ある。

【図32】第4の実施形態による駆動装置の構成例を示す図である。

【図33】第4の実施形態による駆動装置の他の構成例 を示す図である。

【図35】第5の実施形態による駆動装置の構成例を示す図である。

【図36】図35のように構成した駆動装置によるりセット期間および維持放電期間における駆動波形の例を示すタイムチャートである。

【図37】第5の実施形態による駆動装置の他の構成例を示す図である。

【図38】図37のように構成した駆動装置による駆動 50 を示す図である。

104 波形の例を示すタイムチャートである。

【図39】第5の実施形態による駆動装置の他の構成例

を示す図である。 【図40】図39のように構成した駆動装置によるリセット期間および維持放電期間における駆動波形の例を示

すタイムチャートである。 【図41】第6の実施形態による駆動装置の構成例を示す図である。

【図42】図41のように構成した駆動装置による駆動 連形の解析デオタイルチャートである

【図43】図41に示した電力回収回路における電力回収の様子を示すタイミングチャートである。

【四44】第6の実施形態による駆動装置の他の構成例を示す図である。

【図45】図44に示した電力回収回路における電力回収の様子を示すタイミングチャートである。

【四46】第6の実施形態による駆動装置の他の構成例を示す図である。

【図47】第6の実施形態による駆動装置の他の構成例 を示す図である。

【図48】第6の実施形態による駆動装置の他の構成例 を示す図である。

【図49】第6の実施形態による駆動装置の他の構成例を示す図である。

【図50】第6の実施形態による駆動装置の他の構成例を示す図である。

【図51】第6の実施形態による駆動装置の他の構成例 を示す図である。

【図52】図51のように構成した駆動装置による維持 30 放電期間における駆動波形の例を示すタイムチャートで ある。

【図53】第6の実施形態による駆動装置の他の構成例 を示す図である。

【図54】図51のように構成した駆動装置による維持 放電期間における駆動波形の例を示すタイムチャートで ある。

【図55】第6の実施形態による駆動装置の他の構成例を示す図である。

【図56】第7の実施形態による駆動装置の構成例を示す。

【図57】図56のように構成した駆動装置による駆動 波形の例を示すタイムチャートである。

【図58】第7の実施形態による駆動装置の他の構成例を示す図である。

【図59】図58のように構成した駆動装置による駆動 波形の例を示すタイムチャートである。

【図60】第8の実施形態による駆動装置の構成例を示す図である。

【図61】第8の実施形態による駆動装置の他の構成例 を示す図である

0400=image/gif&N0401=/... 1/31/2005

特許3201603

105

【図62】図61のように構成した駆動装置による駆動 波形の例を示すタイムチャートである。

【図63】第9の実施形態による駆動装置の構成例を示 す図である。

【図64】第9の実施形態による駆動装置の他の構成例 を示す図である。

【図65】図64のように構成した駆動装置による駆動 波形の例を示すタイムチャートである。

【図66】第10の実施形態による駆動装置の構成例を 示す図である。

【図67】図66のように構成した駆動装置による駆動 波形の例を示すタイムチャートである。

【図68】第10の実施形態による駆動装置の他の構成 例を示す図である。

【図69】第11の実施形態による駆動装置の構成例を 示す図である。

【図70】図69のように構成した駆動装置による維持 放電期間における駆動波形の例を示すタイムチャートで ある。

【図71】第11の実施形態による駆動装置の他の構成 20 例を示す図である。

【図?2】図?1のように構成した駆動装置による駆動 波形の例を示すタイムチャートである。

【図73】第11の実施形態による駆動装置の他の構成 例を示す図である。

【図74】図73のように構成した駆動装置による駆動 波形の例を示すタイムチャートである。

【図75】第11の実施形態による駆動装置の他の構成 例を示す図である。

【図76】図75のように構成した駆動装置による駆動 30 波形の例を示すタイムチャートである。

【図?7】第11の実施形態による駆動装置の他の構成 例を示す図である。

【図78】図77のように構成した駆動装置による駆動 波形の例を示すタイムチャートである。

【図79】第11の突施形態による駆動装置の他の構成 例を示す図である。

【図80】第12の実施形態による駆動装置の構成例を 示す図である。

【図81】図80のように構成した駆動装置による維持 40 放電期間における駆動波形の例を示すタイムチャートで ある。

【図82】第12の実施形態による駆動装置の他の模成 例を示す図である。

【図83】第13の実施形態による駆動装置の構成例を 示す図である。

【図84】図83のように構成した駆動装置による維持 放電期間における駆動波形の例を示すタイムチャートで ある.

【図85】第13の実施形態による駆動装置の他の構成 50 20 負荷

例を示す図である。

【図86】図85のように構成した駆動装置による維持 放電期間における駆動波形の例を示すタイムチャートで

105

【図87】第13の実施形態による駆動装置の他の構成 例を示す図である。

【図88】図87のように構成した駆動装置による維持 放電期間における駆動波形の例を示すタイムチャートで

10 【図89】第13の実施形態による駆動装置の他の構成 例を示す図である。

【図90】図89のように構成した駆動装置による維持 放電期間における駆動波形の例を示すタイムチャートで

【図91】第13の実施形態による駆動装置の他の構成 例を示す図である。

【図92】図91のように構成した駆動装置による維持 放電期間における駆動波形の例を示すタイムチャートで ある.

【図93】第14の実施形態によるPDPの概略構成を 示す図である。

【図94】第14の実施形態によるプラズマディスプレ イ装置の機略構成例を示す図である。

【図95】第14の実施形態による駆動装置の構成例を 示す図である。

【図96】第15の実施形態による駆動装置の構成例を 示す図である。

【図97】図96のように構成した駆動装置による維持 放電期間における駆動波形の例を示すタイムチャートで

【図98】その他の実施形態の模成例を示す図である。

【図99】交流駆動型プラズマディスプレイ装置の全体 構成を示す図である。

【図100】1 画素である第1行第1列のセルCijの断 面構成を示す図である。

【図101】従来の交流駆動型PDPの駆動方法の例を 示す波形図である。

【図102】従来の駆動装置の模成例を示す図である。

【図103】従来の駆動装置の他の構成例を示す図であ

【図104】図103の駆動装置に必要な高電圧電源の 模成を示す図である。

【図105】図103のように模成した駆動装置による アドレス期間および維持放電期間における駆動波形の例 を示すタイムチャートである。

【符号の説明】

- 1 交流駆動型PDP
- 2 X側回路
- 3 Y側回路

(54)

特許3201603

108

22.33 電力回収回路

31 スキャンドライバ

4.1 AC電源

4.2 A/D変換器

4.3 弯源回路

4.4 ドライバ回路

SW1~SW5 スイッチ

OUTA 第1の信号ライン

OUTB 第2の信号ライン

C1. C4 コンデンサ

【妄約】


【課題】 駆動装置が備える各素子の耐圧を低くして、 回路構成の簡素化および製造コストの低減化を実現でき るようにする。

197

\*【解決手段】 スイッチSW1~SW3と、それらのON/OFFによって、負荷20に印加すべき電圧Vより小さい正の電圧(+1/2V)レベルとグランドレベルとの間で電圧が変動する第1の信号ラインOUTAと、グランドレベルと負の電圧(-1/2V)レベルとの間で電圧が変動する第2の信号ラインOUTBとを備え、スイッチSW4、SW5のON/OFFによって、第1、第2の信号ラインから与えられる正負の電圧を選択的に負荷20に印加することにより、駆動装置内の各案のにかかる最大の電圧を、負荷20に印加すべき電圧Vよりも小さい電圧(1/2V)とすることができるようにして、各案子の耐圧を従来に比べて半分に抑えることができるようにする。


[図1]

【図?】




[図2]

【図8】



[212]

X、Y電極の駆動鏡形の他の例




(55)

特許3201603


[図5]

第1の実施形態による壓動装置の具体例




[23]

## 駆動衰弱のタイムチャート




[図11]


## X、Y電極の駆動波形の他の例



[図6]


# スイッチの構成例







[図9]

# X. Y電極の駆動波形の他の例



# X、Y電極の壓動波形の他の例





(57)

特許3201603






図11の駆動競形の実現例







[26]

駆動波形の一例

[28]





(58)


特許3201603


[図20]

図12の駆動法形の実現例

[図21]

#### 図13の駆動波形の実現例







[図22]

図13の駆動波形の他の実現例

[図29]


### 第3の実施形態






[図32]

第4の実施形態






1/31/2005

(59)

特許3201603


[223]

# - 単!の実施形態の他の構成例




[Ø27]

# 第2の実施形態の他の構成例




[230]

### 第3の実施形態の他の構成例




(60) 特許3201603




[**333**]


### 第4の実施形態の他の構成例




【図35】








[図37]






(62)

特許3201603


[図41]

# 第6の実施形態



[図39]

### 第5の実施形器の他の構成例




[245]

電力回収のタイムチャート

\$\frac{1}{2}\forall s} -\frac{1}{4}\forall s} -\frac{1}{4}\forall s}


[図60]

# 第80実施形態



(63)

特許3201603




(64)

特許3201603


[244]

# 第6の実施系態の他の構成例




[図46]

# 第6の実施形態の他の構成例




[247]

### 第6の実施形態の他の構成例




特許3201603


(65)




[図49]



[図50]






(67)

特許3201603


[図56]

# 第70実施形態




[図58]

# 第7の実施形態の他の極成例




[280]

# 第120宗施形態




(68) 特許3201603




**(図61)** 

# 第8の実施形型の他の構成例



[282]

# 第12の実施形態による他の構成




(69)

特許3201603


[図64]

# 第9の実施形型の他の構成例




[図66]

# 第10の実施形態




[図98]


# その他の実施形態




(70) 特許3201603



第1日の実施形態の他の構成例



[283]




(71)

特許3201603


[図69]


# 買!1の実施形態





[270]

# 駆動波形の一側










(74)


特許3201603

[275]



[図76]


### 駆動設形の一例




(75)

特許3201603

[図77]









(76)

特許3201603


[図79]



[図84]




(77) 特許3201603




[287]


### 第13の実施形態の他の構成例



[図96]

# 買15の実施形態






(79)

特許3201603

[図91]

# 第13の実施形態の他の構成例




[292]

[図99]


### 歴動波形のタイムチャート

### 交流駆動型プラズマディスプレイ装置



[2102]


## 従来の駆動装置



特許3201603


(80)


\_ . .



[図95]

[M100]






(81)


特許3201603

# [図101]



【図103】

### 従来のY側の線順時走査回路および、X、Y側の放電の繰り返し用回路



フロントページの続き

(72)発明者 富尾 重寿

神奈川県川崎市高津区坂戸3丁目2番1 号 富士道日立プラズマディスプレイ株 式会社内 (56)参考文献

特開 平7-140929 (JP, A) 特開 平9-68946 (JP, A)

特開 平11-202831 (JP, A)

特開 平11-259041 (JP, A)

特開2000-132141 (JP, A)

特表2000-513459 (JP, A)

(82)

特許3201603

(58)調査した分野(Int.Cl.\*, DB名)

G09G 3/28

G09G 3/20

G09G 3/36